基于FPGA的H.264视频编码算法的研究与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第11-21页 |
| 1.1 课题的研究背景 | 第11-12页 |
| 1.2 课题的研究目的 | 第12-13页 |
| 1.3 视频压缩编码标准发展状况介绍 | 第13-19页 |
| 1.3.1 MPEG-1 | 第13-14页 |
| 1.3.2 MPEG-2 | 第14-15页 |
| 1.3.3 MPEG-4 | 第15-16页 |
| 1.3.4 MPEG-7 | 第16-17页 |
| 1.3.5 H.261 | 第17-18页 |
| 1.3.6 H.263 | 第18-19页 |
| 1.3.7 H.264 | 第19页 |
| 1.4 课题的研究内容和工作 | 第19-21页 |
| 2 H.26 4 编解码器原理 | 第21-29页 |
| 2.1 H.264 编码器结构 | 第21-22页 |
| 2.2 H.264 解码器结构 | 第22-23页 |
| 2.3 H.264 编码的档次和级别 | 第23-24页 |
| 2.4 H.264 编码的关键技术 | 第24-29页 |
| 2.4.1 帧内预测 | 第24-27页 |
| 2.4.2 帧间预测 | 第27-28页 |
| 2.4.3 熵编码 | 第28-29页 |
| 3 H.26 4 运动估计算法研究 | 第29-39页 |
| 3.1 运动估计的基本原理 | 第29-30页 |
| 3.2 运动估计的研究 | 第30-31页 |
| 3.2.1 块匹配算法 | 第30页 |
| 3.2.2 块匹配算法匹配准则 | 第30-31页 |
| 3.3 运动估计算法分析 | 第31-36页 |
| 3.3.1 非对称十字搜索算法 | 第31页 |
| 3.3.2 全搜索法 | 第31-32页 |
| 3.3.3 菱形搜索法 | 第32-35页 |
| 3.3.4 六边形搜索 | 第35-36页 |
| 3.4 一种混合六边形搜索算法 | 第36-38页 |
| 3.5 本章小结 | 第38-39页 |
| 4 基于 FPGA 的运动估计模块设计 | 第39-58页 |
| 4.1 FPGA 概述 | 第39-44页 |
| 4.1.1 FPGA 基本工作原理 | 第39-40页 |
| 4.1.2 FPGA 开发流程 | 第40-41页 |
| 4.1.3 FPGA 开发工具 ISE | 第41页 |
| 4.1.4 ModelSim 软件 | 第41-42页 |
| 4.1.5 硬件描述语言 Verilog HDL | 第42页 |
| 4.1.6 FPGA 芯片的选择 | 第42-43页 |
| 4.1.7 FPGA 的配置电路 | 第43-44页 |
| 4.2 硬件结构总体设计 | 第44-48页 |
| 4.2.1 SAD 计算模块 | 第45-46页 |
| 4.2.2 数据传输体系结构 | 第46-48页 |
| 4.2.3 控制器 | 第48页 |
| 4.3 搜索算法的硬件实现 | 第48-56页 |
| 4.3.1 非对称十字搜索算法硬件实现 | 第49-50页 |
| 4.3.2 全搜索算法硬件实现 | 第50-52页 |
| 4.3.3 六边形搜索算法硬件实现 | 第52-54页 |
| 4.3.4 小菱形搜索算法硬件实现 | 第54-56页 |
| 4.4 运动估计体系结构仿真验证 | 第56-57页 |
| 4.5 本章小结 | 第57-58页 |
| 5 总结与展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 致谢 | 第63-65页 |
| 个人简历 | 第65页 |
| 攻读硕士学位期间发表论文 | 第65-66页 |
