基于指令类型动态关断电路模块的超低功耗微处理器研究
| 摘要 | 第3-4页 |
| abstract | 第4-5页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-10页 |
| 1.3 本文研究内容及论文章节安排 | 第10-12页 |
| 2 CMOS集成电路低功耗技术与微处理器技术基础 | 第12-24页 |
| 2.1 CMOS集成电路功耗来源 | 第12-15页 |
| 2.1.1 动态功耗 | 第12-13页 |
| 2.1.2 静态功耗 | 第13-14页 |
| 2.1.3 静态功耗和动态功耗之间的矛盾 | 第14-15页 |
| 2.2 关键低功耗技术 | 第15-19页 |
| 2.2.1 多电压域技术 | 第15-16页 |
| 2.2.2 门控时钟技术 | 第16-17页 |
| 2.2.3 门控电源技术 | 第17-19页 |
| 2.3 处理器设计技术 | 第19-22页 |
| 2.3.1 RISC_V指令集 | 第19-20页 |
| 2.3.2 流水线技术 | 第20-22页 |
| 2.4 本文的低功耗设计方法 | 第22页 |
| 2.5 本章小结 | 第22-24页 |
| 3 等分系统周期逐级开通处理器设计 | 第24-42页 |
| 3.1 无流水处理器 | 第24-31页 |
| 3.1.1 硬件结构设计 | 第24-27页 |
| 3.1.2 无流水处理器功能仿真验证 | 第27-28页 |
| 3.1.3 无流水处理器设计综合与功耗分析 | 第28-31页 |
| 3.2 等分系统周期逐级开通处理器 | 第31-35页 |
| 3.2.1 系统模块划分 | 第31-32页 |
| 3.2.2 处理器工作时序 | 第32-34页 |
| 3.2.3 相位关断以及时钟产生电路 | 第34-35页 |
| 3.3 处理器功能验证 | 第35-39页 |
| 3.3.1 UPF描述 | 第35-37页 |
| 3.3.2 设计功能验证 | 第37-39页 |
| 3.4 处理器逻辑综合 | 第39页 |
| 3.5 处理器功耗分析 | 第39-41页 |
| 3.6 本章小结 | 第41-42页 |
| 4 关断时长动态调节处理器设计 | 第42-46页 |
| 4.1 系统结构设计 | 第42-43页 |
| 4.2 处理器工作时序 | 第43-44页 |
| 4.3 功能验证与性能功耗分析 | 第44-45页 |
| 4.4 本章小结 | 第45-46页 |
| 5 基于指令类型动态关断电路模块的微处理器设计 | 第46-54页 |
| 5.1 指令分类 | 第46-48页 |
| 5.1.1 依指令执行的数据通路进行分类 | 第46-47页 |
| 5.1.2 依概率大小进行分类 | 第47页 |
| 5.1.3 依逻辑大小进行分类 | 第47-48页 |
| 5.2 系统结构设计 | 第48页 |
| 5.3 处理器工作时序 | 第48-49页 |
| 5.4 关断控制电路 | 第49-50页 |
| 5.5 功能验证与性能功耗分析 | 第50-53页 |
| 5.5.1 功能验证 | 第50-51页 |
| 5.5.2 性能功耗分析 | 第51-53页 |
| 5.6 本章小结 | 第53-54页 |
| 6 总结与展望 | 第54-56页 |
| 致谢 | 第56-58页 |
| 参考文献 | 第58-59页 |
