无间歇计数器的设计与实现
摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-15页 |
1.1 课题研究的意义与发展现状 | 第11-13页 |
1.2 课题研究目标及主要内容 | 第13-14页 |
1.3 本文各章节内容安排 | 第14-15页 |
第二章 频率测量方法研究 | 第15-32页 |
2.1 直接测频法原理及其误差分析 | 第15-21页 |
2.1.1 计数器及其误差来源 | 第15-17页 |
2.1.2 直接计数法测频原理 | 第17-19页 |
2.1.3 直接计数法误差分析 | 第19-21页 |
2.2 常用频率测量的方法研究 | 第21-27页 |
2.2.1 移相测频法 | 第21-22页 |
2.2.2 多周期同步测频法 | 第22-24页 |
2.2.3 数字游标法 | 第24-25页 |
2.2.4 平均测量法减小测频误差 | 第25-26页 |
2.2.5 高精度晶振提高精度 | 第26-27页 |
2.3 同步检测实现的方法研究 | 第27-31页 |
2.3.1 TTL电路延时 | 第29页 |
2.3.2 长游标延时法 | 第29-30页 |
2.3.3 触发器相位检测法 | 第30-31页 |
2.4 本章小结 | 第31-32页 |
第三章 系统指标论证及总体方案设计 | 第32-49页 |
3.1 系统功能需求 | 第32页 |
3.2 指标分析论证 | 第32-35页 |
3.3 系统方总体案设计 | 第35-41页 |
3.3.1 系统硬件总体方案设计 | 第36-39页 |
3.3.2 系统总体逻辑方案设计 | 第39-41页 |
3.4 ZDT测量方案设计 | 第41-48页 |
3.4.1 工程中ZDT测量方案 | 第41-45页 |
3.4.2 课题ZDT测量方案 | 第45-48页 |
3.5 本章小结 | 第48-49页 |
第四章 系统硬件电路设计 | 第49-59页 |
4.1 FPGA电路设计 | 第49-50页 |
4.1.1 FPGA概述 | 第49页 |
4.1.2 FPGA引脚分配 | 第49-50页 |
4.2 电源模块设计 | 第50-52页 |
4.3 信号调理通道设计 | 第52-58页 |
4.3.1 继电器控制电路的设计 | 第52-53页 |
4.3.2 放大电路的设计 | 第53-54页 |
4.3.3 整形电路的设计 | 第54-57页 |
4.3.4 分频电路设计 | 第57-58页 |
4.4 本章小结 | 第58-59页 |
第五章 系统模块逻辑设计 | 第59-81页 |
5.1 总体逻辑设计 | 第59-60页 |
5.2 时钟模块设计 | 第60-61页 |
5.3 通道控制逻辑设计 | 第61-65页 |
5.3.1 触发电平控制逻辑 | 第61-63页 |
5.3.2 迟滞窗.电路控制逻辑 | 第63-65页 |
5.4 ZDT测量模块逻辑设计 | 第65-74页 |
5.4.1 锁相环模块 | 第66页 |
5.4.2 闸门控制模块 | 第66-68页 |
5.4.3 累加计数模块 | 第68-69页 |
5.4.4 ZDT频率、周期测量模块 | 第69-71页 |
5.4.5 计数器逻辑模块 | 第71-72页 |
5.4.6 时间间隔测量模块 | 第72-74页 |
5.5 数据锁存逻辑模块 | 第74页 |
5.6 总线传输接.逻辑的设计 | 第74-80页 |
5.6.1 PCI接.电路设计 | 第75-76页 |
5.6.2 本地总线逻辑设计 | 第76-80页 |
5.7 本章小结 | 第80-81页 |
第六章 系统模块测试与验证 | 第81-89页 |
6.1 输入通道和FPGA硬件电路板的调试 | 第81-84页 |
6.1.1 硬件电路板的调试 | 第81页 |
6.1.2 输入通道硬件功能测试 | 第81-84页 |
6.2 系统调试及验证 | 第84-88页 |
6.2.1 累加计数的调试及结果分析 | 第84页 |
6.2.2 频率测量的调试及结果分析 | 第84-86页 |
6.2.3 时间间隔测量的调试及结果分析 | 第86-88页 |
6.3 调试中出现的问题以及解决办法 | 第88页 |
6.4 本章小结 | 第88-89页 |
第七章 结论与展望 | 第89-90页 |
致谢 | 第90-91页 |
参考文献 | 第91-92页 |
攻硕期间的研究成果 | 第92-93页 |
附录 | 第93-96页 |