| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 研究背景 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-14页 |
| 1.3 论文的主要工作 | 第14-15页 |
| 1.4 论文的组织结构 | 第15-16页 |
| 第二章 动态二进制翻译系统CrossBit | 第16-25页 |
| 2.1 动态二进制翻译技术 | 第16-18页 |
| 2.2 CrossBit 介绍 | 第18-24页 |
| 2.2.1 系统架构 | 第19-22页 |
| 2.2.2 执行流程 | 第22-24页 |
| 2.3 本章小结 | 第24-25页 |
| 第三章 动态二进制翻译系统的跳转指令 | 第25-41页 |
| 3.1 跳转指令的分类 | 第25-26页 |
| 3.2 跳转指令在程序中的比重 | 第26-27页 |
| 3.3 动态二进制翻译中的地址映射 | 第27-28页 |
| 3.4 直接跳转的处理 | 第28-29页 |
| 3.5 间接跳转的处理 | 第29-34页 |
| 3.5.1 内联比较跳转对 | 第30-31页 |
| 3.5.2 Hash 表方法 | 第31-33页 |
| 3.5.3 Sieve 机制 | 第33-34页 |
| 3.6 Return 指令的处理 | 第34-40页 |
| 3.6.1 Return 指令的特性 | 第35-37页 |
| 3.6.2 Fast return 机制 | 第37-38页 |
| 3.6.3 Function cloning 和Shadow stack | 第38页 |
| 3.6.4 Return cache | 第38-40页 |
| 3.7 本章小结 | 第40-41页 |
| 第四章 CrossBit 中跳转指令优化的设计与实现 | 第41-50页 |
| 4.1 设计目标 | 第41页 |
| 4.2 硬件平台的特性 | 第41-42页 |
| 4.2.1 跳转预测 | 第41-42页 |
| 4.2.2 跳转目标缓存器(BTB) | 第42页 |
| 4.2.3 返回地址栈（RAS） | 第42页 |
| 4.3 跳转指令优化的设计与实现 | 第42-49页 |
| 4.3.1 直接跳转优化的设计与实现 | 第42-45页 |
| 4.3.2 间接跳转优化设计与实现 | 第45-47页 |
| 4.3.3 Return cache 机制优化 | 第47-49页 |
| 4.4 本章小结 | 第49-50页 |
| 第五章 跳转优化性能评测与优化 | 第50-60页 |
| 5.1 测试的方法 | 第50页 |
| 5.2 直接跳转优化比较 | 第50-52页 |
| 5.3 间接跳转优化比较 | 第52-55页 |
| 5.4 Return Cache 性能分析 | 第55-59页 |
| 5.5 本章小结 | 第59-60页 |
| 第六章 结论 | 第60-62页 |
| 6.1 全文总结 | 第60-61页 |
| 5.2 未来工作 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66-67页 |
| 参与课题及已发论文 | 第67-69页 |