| 目录 | 第2-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-11页 |
| 1.1 论文的研究背景 | 第6-9页 |
| 1.2 论文主要工作和贡献 | 第9页 |
| 1.3 论文结构安排 | 第9-11页 |
| 第二章 低功耗物理设计技术与方法学 | 第11-19页 |
| 2.1 门控时钟 | 第11-12页 |
| 2.2 多阈值电压 | 第12-14页 |
| 2.3 多电压域设计 | 第14-15页 |
| 2.4 电源门控技术设计 | 第15-16页 |
| 2.5 新思科技低功耗物理实现流程 | 第16-18页 |
| 2.6 本章小结 | 第18-19页 |
| 第三章 多电压域芯片的设计难点与关键模块 | 第19-43页 |
| 3.1 ASIP芯片的设计划分 | 第19-21页 |
| 3.2 电源管理控制模块的设计 | 第21-22页 |
| 3.3 SHA3模块应用多电压域技术和电源门控技术设计实现 | 第22-24页 |
| 3.4 特殊单元的设计与工作原理 | 第24-37页 |
| 3.4.1 隔离单元 | 第24-28页 |
| 3.4.2 电平转换单元 | 第28-31页 |
| 3.4.3 电源开关单元 | 第31-33页 |
| 3.4.4 保存寄存器单元 | 第33-37页 |
| 3.4.5 常开逻辑单元 | 第37页 |
| 3.5 UPF文件的创建 | 第37-43页 |
| 第四章 低功耗SHA3专用处理器的设计实现 | 第43-64页 |
| 4.1 Design Compiler综合 | 第43-53页 |
| 4.1.1 Design Compiler综合流程简介 | 第43-46页 |
| 4.1.2 Design Compiler综合结果分析 | 第46-53页 |
| 4.2 IC Compiler后端版图设计 | 第53-63页 |
| 4.2.1 读入设计 | 第53-54页 |
| 4.2.2 布局规划 | 第54-55页 |
| 4.2.3 电源网络的创建 | 第55-60页 |
| 4.2.4 标准单元的布局 | 第60-61页 |
| 4.2.5 时钟树综合与布线 | 第61-62页 |
| 4.2.6 时序与功耗分析 | 第62-63页 |
| 4.3 PrimeTime时序分析 | 第63-64页 |
| 第五章 总结与展望 | 第64-66页 |
| 参考文献 | 第66-68页 |
| 致谢 | 第68-69页 |
