语音识别SoC的硬件设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 语音识别研究现状 | 第11-12页 |
| 1.2.2 SoC技术的发展现状 | 第12-13页 |
| 1.3 研究内容和论文结构 | 第13-15页 |
| 第二章 SoC设计 | 第15-22页 |
| 2.1 SoC设计流程 | 第15-16页 |
| 2.2 SoC设计关键技术 | 第16-20页 |
| 2.2.1 软硬件协同设计技术 | 第16-17页 |
| 2.2.2 总线架构技术 | 第17-18页 |
| 2.2.3 IP核及其复用技术 | 第18-19页 |
| 2.2.4 低功耗设计 | 第19-20页 |
| 2.3 本章小结 | 第20-22页 |
| 第三章 语音识别系统 | 第22-34页 |
| 3.1 特征提取 | 第22页 |
| 3.2 语音活动检测 | 第22-23页 |
| 3.3 语音识别算法 | 第23-24页 |
| 3.4 基于GMM-HMM的语音识别系统 | 第24-32页 |
| 3.4.1 语音前端处理 | 第25页 |
| 3.4.2 MFCC特征数据提取 | 第25-27页 |
| 3.4.3 基于GMM的语音活动检测 | 第27-30页 |
| 3.4.4 基于HMM的语音识别 | 第30-32页 |
| 3.5 本章小结 | 第32-34页 |
| 第四章 语音识别SoC的设计与实现 | 第34-51页 |
| 4.1 芯片总体架构设计 | 第34-35页 |
| 4.2 Andes N10核 | 第35-36页 |
| 4.3 APB总线 | 第36-38页 |
| 4.4 时钟模块设计 | 第38-39页 |
| 4.5 浮点加速模块设计 | 第39-40页 |
| 4.6 外围模块设计 | 第40-50页 |
| 4.6.1 ADC | 第41页 |
| 4.6.2 GPIO | 第41-42页 |
| 4.6.3 I2C | 第42-43页 |
| 4.6.4 SPI | 第43-46页 |
| 4.6.5 UART | 第46-48页 |
| 4.6.6 RTC | 第48-49页 |
| 4.6.7 看门狗 | 第49页 |
| 4.6.8 定时器 | 第49-50页 |
| 4.7 本章小结 | 第50-51页 |
| 第五章 验证和分析 | 第51-60页 |
| 5.1 仿真验证 | 第51-55页 |
| 5.2 资源占用与功耗分布 | 第55-56页 |
| 5.3 SoC芯片版图 | 第56-57页 |
| 5.4 芯片测试与性能分析 | 第57-59页 |
| 5.5 本章小结 | 第59-60页 |
| 总结 | 第60-62页 |
| 参考文献 | 第62-65页 |
| 攻读硕士学位期间取得的研究成果 | 第65-66页 |
| 致谢 | 第66-67页 |
| 附件 | 第67页 |
