| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 研究背景 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 论文研究内容及设计指标 | 第11-12页 |
| 1.4 论文组织 | 第12-14页 |
| 第2章 ADC概述 | 第14-26页 |
| 2.1 ADC的工作原理 | 第14-18页 |
| 2.1.1 抗混叠滤波器与采样保持电路(Track-and-hold) | 第14-16页 |
| 2.1.2 ADC量化 | 第16-18页 |
| 2.1.3 ADC编码 | 第18页 |
| 2.2 常见ADC架构简介 | 第18-22页 |
| 2.2.1 全并行(Flash)ADC | 第18-19页 |
| 2.2.2 流水线型(Pipelined)ADC | 第19-20页 |
| 2.2.3 ∑-△ADC | 第20-21页 |
| 2.2.4 SAR ADC | 第21-22页 |
| 2.3 ADC性能指标 | 第22-24页 |
| 2.3.1 静态参数 | 第22-23页 |
| 2.3.2 动态参数 | 第23-24页 |
| 2.4 本章小结 | 第24-26页 |
| 第3章 SAR ADC中开关和DAC的研究与设计 | 第26-50页 |
| 3.1 采样保持开关 | 第26-32页 |
| 3.1.1 MOS开关的线性度 | 第26-28页 |
| 3.1.2 传输门开关 | 第28页 |
| 3.1.3 栅压自举开关 | 第28-30页 |
| 3.1.4 SAR ADC中采样开关性能测试 | 第30-32页 |
| 3.2 SAR ADC中DAC的设计和研究 | 第32-48页 |
| 3.2.1 电压定标DAC | 第32-34页 |
| 3.2.2 电流定标DAC | 第34-36页 |
| 3.2.3 电荷定标DAC简介 | 第36-44页 |
| 3.2.4 SAR ADC中电容DAC的电路设计 | 第44-46页 |
| 3.2.5 电容DAC的仿真图 | 第46-47页 |
| 3.2.6 电容DAC版图设计 | 第47-48页 |
| 3.3 本章小结 | 第48-50页 |
| 第4章 SARADC中比较器的设计 | 第50-62页 |
| 4.1 传统动态比较器 | 第50-51页 |
| 4.2 双尾电流动态比较器工作原理(Double-Tail) | 第51-53页 |
| 4.3 双尾电流动态比较器的改进 | 第53-54页 |
| 4.4 动态比较器的回踢噪声 | 第54-55页 |
| 4.5 动态比较器的失调电压 | 第55-60页 |
| 4.5.1 比较器校准原理 | 第55-57页 |
| 4.5.2 比较器失调电压测量 | 第57-60页 |
| 4.6 本章小结 | 第60-62页 |
| 第5章 SAR ADC中数字控制逻辑的设计 | 第62-68页 |
| 5.1 SAR ADC的时序控制 | 第62-63页 |
| 5.2 TSPC型D型触发器 | 第63-66页 |
| 5.3 本章小结 | 第66-68页 |
| 第6章 版图与后仿设计 | 第68-78页 |
| 6.1 版图设计 | 第68-71页 |
| 6.1.1 优化寄生参数 | 第68-69页 |
| 6.1.2 匹配性设计 | 第69-70页 |
| 6.1.3 电源供给和接地问题 | 第70-71页 |
| 6.2 单元及整体电路版图 | 第71-76页 |
| 6.2.1 动态比较器 | 第71-72页 |
| 6.2.2 栅压自举电路 | 第72-73页 |
| 6.2.3 电容阵列 | 第73页 |
| 6.2.4 数字控制逻辑 | 第73-74页 |
| 6.2.5 整体电路 | 第74-75页 |
| 6.2.6 系统后仿 | 第75-76页 |
| 6.3 本章小结 | 第76-78页 |
| 第7章 总结与展望 | 第78-80页 |
| 7.1 总结 | 第78页 |
| 7.2 展望 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 作者简介 | 第84-86页 |
| 致谢 | 第86页 |