灵活可配的对称密钥算法硬件架构设计
| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 目录 | 第7-9页 |
| 图形目录 | 第9-10页 |
| 表格目录 | 第10-12页 |
| 1 绪论 | 第12-19页 |
| 1.1 背景及意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-16页 |
| 1.2.1 算法简介 | 第13-14页 |
| 1.2.2 硬件实现 | 第14-16页 |
| 1.3 主要研究工作 | 第16-18页 |
| 1.4 论文章节安排 | 第18-19页 |
| 2 算法原理 | 第19-34页 |
| 2.1 数学基础 | 第19-20页 |
| 2.2 SM4算法 | 第20-23页 |
| 2.3 AES算法 | 第23-27页 |
| 2.4 DES算法 | 第27-29页 |
| 2.5 RC6算法 | 第29-32页 |
| 2.6 本章小结 | 第32-34页 |
| 3 灵活可配的硬件架构设计 | 第34-49页 |
| 3.1 可重构设计方法 | 第34-36页 |
| 3.2 基本架构设计 | 第36-42页 |
| 3.3 分组密码模式支持 | 第42-45页 |
| 3.4 低功耗设计 | 第45-47页 |
| 3.5 软件操作流程 | 第47-48页 |
| 3.6 本章小结 | 第48-49页 |
| 4 时序优化 | 第49-53页 |
| 4.1 流水线技术 | 第49页 |
| 4.2 关键路径分析与优化 | 第49-52页 |
| 4.3 本章小结 | 第52-53页 |
| 5 功能验证及性能分析 | 第53-62页 |
| 5.1 功能验证 | 第54-57页 |
| 5.1.1 基于激励和覆盖率的验证方法 | 第54-56页 |
| 5.1.2 简单和随机验证 | 第56-57页 |
| 5.2 性能分析 | 第57-61页 |
| 5.2.1 电路面积开销和最高频率 | 第59-60页 |
| 5.2.2 数据吞吐率 | 第60-61页 |
| 5.3 本章小结 | 第61-62页 |
| 6 结束语 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 作者简介 | 第67-68页 |
| 作者攻读硕士学位期间发表的论文 | 第68页 |
