摘要 | 第4-5页 |
ABSTRACT | 第5-6页 |
第一章 绪论 | 第9-14页 |
1.1 论文研究背景及研究意义 | 第9-12页 |
1.1.1 论文研究背景 | 第9-11页 |
1.1.2 论文研究的实际意义 | 第11-12页 |
1.2 论文研究内容 | 第12页 |
1.3 论文结构安排 | 第12-14页 |
第二章 LDPC码概述 | 第14-21页 |
2.1 LDPC码的定义 | 第14-15页 |
2.2 准循环LDPC码的定义 | 第15-16页 |
2.3 LDPC码的Tanner图表示 | 第16-18页 |
2.4 LDPC码的构造方法 | 第18-20页 |
2.5 本章总结 | 第20-21页 |
第三章 LDPC码编译码算法的研究 | 第21-33页 |
3.1 LDPC码编码算法 | 第21-23页 |
3.1.1 传统编码算法 | 第21-22页 |
3.1.2 基于RU的编码算法 | 第22-23页 |
3.2 LDPC码译码算法 | 第23-29页 |
3.2.1 大数逻辑译码 | 第24页 |
3.2.2 比特翻转译码 | 第24-25页 |
3.2.3 置信传播(Belief Propagation)迭代译码算法 | 第25-28页 |
3.2.4 改进的BP译码算法 | 第28-29页 |
3.3 准循环LDPC码的译码算法 | 第29-31页 |
3.3.1 基于校验节点的串行消息传递机制 | 第29-30页 |
3.3.2 基于校验节点的分组串行消息传递机制 | 第30-31页 |
3.4 总结 | 第31-33页 |
第四章 IEEE 802.11n中LDPC编码器的设计与优化 | 第33-42页 |
4.1 IEEE 802.11n中的LDPC码 | 第33-36页 |
4.1.1 校验矩阵 | 第33-34页 |
4.1.2 LDPC PPDU编码流程 | 第34-36页 |
4.2 IEEE 802.11n中LDPC码编码器设计与优化 | 第36-40页 |
4.2.1 LDPC码编码器流程设计与优化 | 第36-39页 |
4.2.2 LDPC码编码器中矩阵乘法器的优化 | 第39-40页 |
4.3 IEEE 802.11n中LDPC码编码器优化结果 | 第40-41页 |
4.4 总结 | 第41-42页 |
第五章 IEEE 802.11n中LDPC码译码器的设计与优化 | 第42-52页 |
5.1 LDPC码译码算法优选 | 第42-46页 |
5.1.1 BP译码算法性能 | 第42-43页 |
5.1.2 改进的BP译码算法性能 | 第43-45页 |
5.1.3 分层译码算法性能 | 第45-46页 |
5.2 IEEE 802.11n中LDPC码译码器设计 | 第46-48页 |
5.3 IEEE 802.11n中LDPC码译码器优化 | 第48-51页 |
5.3.1 量化 | 第48-49页 |
5.3.2 数据截短 | 第49页 |
5.3.3 LDPC码译码器在通用处理器平台上的优化 | 第49-50页 |
5.3.4 LDPC码译码器优化结果 | 第50-51页 |
5.4 总结 | 第51-52页 |
第六章 总结与展望 | 第52-55页 |
6.1 本文的主要工作和贡献 | 第52-53页 |
6.2 下一步的研究方向 | 第53-55页 |
参考文献 | 第55-59页 |
附录 | 第59-64页 |
致谢 | 第64-65页 |
攻读学位期间发表的学术论文目录 | 第65页 |