摘要 | 第5-7页 |
Abstract | 第7-9页 |
第一章 绪论 | 第19-31页 |
1.1 研究背景及意义 | 第19-21页 |
1.2 相关内容及研究现状 | 第21-23页 |
1.2.1 面向下一代移动通信的射频子系统研究现状 | 第21-22页 |
1.2.2 基于基片集成波导技术的振荡器及滤波器研究现状 | 第22页 |
1.2.3 面向5G通信系统的频率合成模块研究现状 | 第22-23页 |
1.3 本文的主要工作及撰写安排 | 第23-25页 |
参考文献 | 第25-31页 |
第二章 用于分布式无线组网技术的RoF射频子系统的研究 | 第31-53页 |
2.1 研究背景 | 第31-32页 |
2.2 系统指标要求 | 第32页 |
2.3 系统架构分析 | 第32-34页 |
2.4 系统设计与仿真 | 第34-40页 |
2.4.1 射频收发信机 | 第34-39页 |
2.4.2 光电转换模块 | 第39-40页 |
2.5 系统测试结果 | 第40-49页 |
2.5.1 本振信号测试结果 | 第40-41页 |
2.5.2 发射链路测试结果 | 第41-44页 |
2.5.3 接收链路测试结果 | 第44-45页 |
2.5.4 射频子系统的整机测试结果 | 第45-48页 |
2.5.5 射频子系统的系统测试结果 | 第48-49页 |
2.6 本章小结 | 第49-51页 |
参考文献 | 第51-53页 |
第三章 基于基片集成波导技术的多通道射频模块的研究 | 第53-83页 |
3.1 研究背景 | 第53页 |
3.2 X波段双通道接收机 | 第53-65页 |
3.2.1 系统指标要求 | 第53-54页 |
3.2.2 系统架构分析 | 第54-56页 |
3.2.3 系统设计与仿真 | 第56-61页 |
3.2.4 系统测试结果 | 第61-65页 |
3.3 Ku波段多通道变频模块 | 第65-77页 |
3.3.1 系统设计与指标要求 | 第65-66页 |
3.3.2 系统架构分析 | 第66-68页 |
3.3.3 系统设计与仿真 | 第68-73页 |
3.3.4 系统测试结果 | 第73-77页 |
3.4 本章小结 | 第77-81页 |
参考文献 | 第81-83页 |
第四章 基于基片集成波导技术的振荡器和滤波器的研究 | 第83-121页 |
4.1 研究背景 | 第83-84页 |
4.2 基于基片集成波导双模元件的振荡器设计 | 第84-93页 |
4.2.1 振荡器原理 | 第84-85页 |
4.2.2 振荡器发展状况和本设计目的 | 第85-87页 |
4.2.3 基于双模圆腔的振荡器分析 | 第87-91页 |
4.2.4 电路设计 | 第91页 |
4.2.5 测试结果 | 第91-93页 |
4.3 基于基片集成波导双模元件的压控振荡器设计 | 第93-100页 |
4.3.1 设计目的 | 第93-95页 |
4.3.2 设计分析 | 第95-98页 |
4.3.3 电路设计 | 第98-99页 |
4.3.4 测试结果 | 第99-100页 |
4.4 基于基片集成波导双模元件的滤波器设计 | 第100-114页 |
4.4.1 目前发展状况 | 第101-102页 |
4.4.2 设计目的 | 第102-104页 |
4.4.3 理论分析 | 第104-107页 |
4.4.4 滤波器和双工器设计 | 第107-111页 |
4.4.5 测试结果 | 第111-114页 |
4.5 本章小结 | 第114-117页 |
参考文献 | 第117-121页 |
第五章 面向5G通信技术的频率合成器研究 | 第121-175页 |
5.1 研究背景 | 第121-122页 |
5.2 频率综合器研究状况 | 第122-123页 |
5.3 基于锁相环的频率综合器理论分析 | 第123-132页 |
5.3.1 锁相环基本组成及模型分析 | 第123-127页 |
5.3.2 锁相环性能分析 | 第127-128页 |
5.3.3 相位噪声对系统性能的影响 | 第128-132页 |
5.4 系统参考源的设计 | 第132-137页 |
5.4.1 恒温晶振性能 | 第133页 |
5.4.2 锁相环电路设计 | 第133-135页 |
5.4.3 时钟分配 | 第135-137页 |
5.5 采用单片集成VCO+PLL的频率合成器设计方案 | 第137-141页 |
5.5.1 电路设计与分析 | 第137-138页 |
5.5.2 有源环路滤波器设计 | 第138-139页 |
5.5.3 辅助电路和结构 | 第139-140页 |
5.5.4 实物及测试结果 | 第140-141页 |
5.6 采用独立VCO和PLL的频率合成器设计方案 | 第141-145页 |
5.6.1 电路设计与分析 | 第142-143页 |
5.6.2 实物及测试结果 | 第143-145页 |
5.7 采用混频的频率合成器设计方案 | 第145-168页 |
5.7.1 低频VCO设计 | 第147-151页 |
5.7.2 10GHz锁相点频源设计 | 第151-159页 |
5.7.3 参考信号放大电路设计 | 第159-162页 |
5.7.4 混频模块设计 | 第162-164页 |
5.7.5 测试结果 | 第164-168页 |
5.8 本章小结 | 第168-171页 |
参考文献 | 第171-175页 |
结论与展望 | 第175-179页 |
作者简介 | 第179-181页 |
B.1 基本情况 | 第179页 |
B.2 学习和工作简历 | 第179页 |
B.3 在攻读博士学位期间所学的课程 | 第179页 |
B.4 在攻读博士学位期间参加的研究课题 | 第179-180页 |
B.5 在攻读博士学位期间完成和发表的论文 | 第180-181页 |
致谢 | 第181-183页 |