| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-16页 |
| 1.1 研究背景 | 第10-12页 |
| 1.2 国内外研究现状及发展趋势 | 第12-14页 |
| 1.2.1 任意波形发生器控制模块的现状及发展 | 第12-13页 |
| 1.2.2 任意波形发生器触发功能的现状及发展 | 第13-14页 |
| 1.3 本文主要工作 | 第14-15页 |
| 1.4 论文章节安排 | 第15-16页 |
| 第二章 总体方案设计 | 第16-29页 |
| 2.1 控制及触发模块需求分析 | 第16-19页 |
| 2.1.1 控制模块需求分析 | 第16-17页 |
| 2.1.2 触发模块需求分析 | 第17-18页 |
| 2.1.3 4GSPS任意波形发生器整体结构 | 第18-19页 |
| 2.2 任意波形发生器控制模块方案设计 | 第19-24页 |
| 2.2.1 嵌入式系统和内嵌式计算机比较 | 第19-21页 |
| 2.2.2 上位机通信研究 | 第21-22页 |
| 2.2.3 本地端数据通信设计 | 第22-24页 |
| 2.2.4 控制模块整体方案 | 第24页 |
| 2.3 任意波形发生器触发模块方案设计 | 第24-28页 |
| 2.3.1 TRIG-IN及EVENT触发信号处理方案研究 | 第24-27页 |
| 2.3.2 内部计时触发方法研究 | 第27页 |
| 2.3.3 触发模块和波形合成模块交互研究 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第三章 控制及触发模块的硬件设计和实现 | 第29-37页 |
| 3.1 控制及触发模块硬件结构 | 第29-31页 |
| 3.1.1 整体结构介绍 | 第29页 |
| 3.1.2 控制模块器件选型 | 第29-31页 |
| 3.2 数据及触发模块硬件设计 | 第31-36页 |
| 3.2.1 数据及触发模块硬件整体结构 | 第31-32页 |
| 3.2.2 触发模块硬件设计及实现 | 第32-36页 |
| 3.3 本章小结 | 第36-37页 |
| 第四章 控制及触发模块的逻辑设计和实现 | 第37-55页 |
| 4.1 控制模块逻辑设计和实现 | 第37-44页 |
| 4.1.1 地址空间划分 | 第37-38页 |
| 4.1.2 PCI接口逻辑设计 | 第38-40页 |
| 4.1.3 本地总线逻辑设计 | 第40-42页 |
| 4.1.4 SPI发送端逻辑设计 | 第42-44页 |
| 4.2 触发模块结构划分 | 第44-45页 |
| 4.3 触发功能逻辑设计 | 第45-54页 |
| 4.3.1 工作模式及其触发处理 | 第45-46页 |
| 4.3.2 触发信号处理 | 第46页 |
| 4.3.3 智能触发逻辑设计及实现 | 第46-51页 |
| 4.3.4 触发释抑逻辑设计及实现 | 第51-52页 |
| 4.3.5 内部触发逻辑设计及实现 | 第52-53页 |
| 4.3.6 远程触发及手动触发设计及实现 | 第53-54页 |
| 4.4 本章小结 | 第54-55页 |
| 第五章 测试与验证 | 第55-66页 |
| 5.1 测试平台的搭建 | 第55-56页 |
| 5.2 控制模块测试 | 第56-58页 |
| 5.2.1 波形合成模块控制及波形数据传输测试 | 第56-58页 |
| 5.2.2 时钟和模拟通道模块控制测试 | 第58页 |
| 5.3 触发模块测试 | 第58-65页 |
| 5.3.1 触发模块测试系统搭建 | 第58-59页 |
| 5.3.2 内部触发测试 | 第59-60页 |
| 5.3.3 事件触发测试 | 第60-62页 |
| 5.3.4 触发释抑测试 | 第62-63页 |
| 5.3.5 智能触发测试 | 第63-65页 |
| 5.4 本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 攻读硕士学位期间取得的成果 | 第70-71页 |