| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第1章 绪论 | 第12-17页 |
| 1.1 背景介绍 | 第12-13页 |
| 1.2 研究现状 | 第13-16页 |
| 1.2.1 基于PCM的非易失性主存研究 | 第14-15页 |
| 1.2.2 基于STT-MRAM的非易失性片上缓存研究 | 第15-16页 |
| 1.3 研究意义 | 第16页 |
| 1.4 论文组织结构 | 第16-17页 |
| 第2章 相关介绍 | 第17-27页 |
| 2.1 相变存储器 | 第17-22页 |
| 2.1.1 单级单元相变存储器 | 第17-18页 |
| 2.1.2 多级单元相变存储器 | 第18-19页 |
| 2.1.3 多级单元相变存储器的读写 | 第19-21页 |
| 2.1.4 多级单元相变存储器的能耗模型 | 第21-22页 |
| 2.2 自旋转移矩磁存储器 | 第22-26页 |
| 2.2.1 单级单元自旋转移矩磁存储器 | 第23页 |
| 2.2.2 多级单元自旋转移矩磁存储器 | 第23-24页 |
| 2.2.3 多级单元自旋转移矩磁存储器的读写 | 第24-25页 |
| 2.2.4 多级单元自旋转移矩磁存储器的能耗模型 | 第25-26页 |
| 2.3 小结 | 第26-27页 |
| 第3章 状态重映射策略 | 第27-37页 |
| 3.1 动态状态重映射 | 第27-28页 |
| 3.2 静态状态重映射 | 第28页 |
| 3.3 动态状态重映射编解码算法 | 第28-29页 |
| 3.4 获取Mapping Type算法 | 第29-32页 |
| 3.5 实例分析 | 第32-33页 |
| 3.6 硬件实现 | 第33-35页 |
| 3.7 小结 | 第35-37页 |
| 第4章 实验数据 | 第37-45页 |
| 4.1 实验设置 | 第37-38页 |
| 4.2 MLC PCM能耗模型下的实验结果 | 第38-40页 |
| 4.2.1 写能耗 | 第38-39页 |
| 4.2.2 写次数统计 | 第39-40页 |
| 4.3 MLC STT-MRAM能耗模型下的实验结果 | 第40-42页 |
| 4.3.1 写能耗 | 第40-41页 |
| 4.3.2 写次数统计 | 第41-42页 |
| 4.4 改变Cache容量以及Cache line宽度对本文策略的影响 | 第42-44页 |
| 4.4.1 改变Cache line宽度 | 第42-43页 |
| 4.4.2 写次Cache容量 | 第43-44页 |
| 4.5 小结 | 第44-45页 |
| 第5章 总结与展望 | 第45-47页 |
| 5.1 总结 | 第45-46页 |
| 5.2 展望 | 第46-47页 |
| 参考文献 | 第47-52页 |
| 致谢 | 第52-53页 |
| 攻读学位期间发表的主要学术论文 | 第53-54页 |
| 学位论文评阅及答辩情况表 | 第54页 |
