| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-11页 |
| 1.1 研究背景与意义 | 第7-8页 |
| 1.1.1 全球卫星导航系统的发展和现状 | 第7页 |
| 1.1.2 导航抗干扰的必要性 | 第7-8页 |
| 1.2 国内外研究现状 | 第8-10页 |
| 1.3 本文主要内容与结构 | 第10-11页 |
| 2 GPS导航空时联合抗干扰快速算法设计 | 第11-35页 |
| 2.1 阵列天线GPS卫星信号与干扰建模 | 第11-18页 |
| 2.1.1 四阵元方阵天线接收信号建模 | 第11-13页 |
| 2.1.2 阵列天线GPS卫星信号建模 | 第13-15页 |
| 2.1.3 阵列天线干扰信号建模 | 第15-18页 |
| 2.2 空时联合抗干扰快速算法 | 第18-25页 |
| 2.2.1 空时联合自适应抗干扰架构 | 第18-19页 |
| 2.2.2 空时自适应抗干扰算法与最优准则 | 第19-22页 |
| 2.2.3 基于LCMV准则的功率倒置快速算法 | 第22-25页 |
| 2.3 功率倒置快速算法性能仿真与分析 | 第25-34页 |
| 2.3.1 时延抽头数对抗干扰性能的影响 | 第25-27页 |
| 2.3.2 采样快拍数对抗干扰性能的影响 | 第27-28页 |
| 2.3.3 干扰方向对抗干扰性能的影响 | 第28-29页 |
| 2.3.4 不同干扰环境下算法性能仿真 | 第29-34页 |
| 2.4 本章小节 | 第34-35页 |
| 3 四阵元GPS中频抗干扰接收机硬件电路设计 | 第35-48页 |
| 3.1 中频抗干扰接收机硬件电路原理图设计 | 第35-45页 |
| 3.1.1 中频抗干扰接收机硬件框架 | 第35-36页 |
| 3.1.2 电源电路设计 | 第36-37页 |
| 3.1.3 时钟电路设计 | 第37-38页 |
| 3.1.4 ADC电路设计 | 第38-39页 |
| 3.1.5 FPGA及其相关电路设计 | 第39-41页 |
| 3.1.6 DSP及其相关电路设计 | 第41-42页 |
| 3.1.7 DAC电路设计 | 第42-43页 |
| 3.1.8 模拟上变频电路设计与测试 | 第43-45页 |
| 3.2 中频抗干扰接收机硬件PCB设计 | 第45-47页 |
| 3.3 本章小节 | 第47-48页 |
| 4 空时联合抗干扰快速算法软件实现 | 第48-70页 |
| 4.1 空时联合抗干扰算法软件总体框架 | 第48-49页 |
| 4.2 空时联合抗干扰快速算法FPGA软件设计 | 第49-59页 |
| 4.2.1 FPGA软件框架设计 | 第49-50页 |
| 4.2.2 正交数字下变频DDC模块 | 第50-55页 |
| 4.2.3 空时协方差矩阵计算模块与优化 | 第55-57页 |
| 4.2.4 数字波束形成模块 | 第57-58页 |
| 4.2.5 DA接口模块 | 第58-59页 |
| 4.3 FPGA时序约束与时序优化设计 | 第59-61页 |
| 4.4 空时联合抗干扰快速算法DSP软件设计 | 第61-66页 |
| 4.4.1 基于高斯消元的快速功率倒置算法的DSP程序设计 | 第61-63页 |
| 4.4.2 基于高斯消元的快速功率倒置算法实现的汇编优化 | 第63-66页 |
| 4.5 FPGA与DSP EMIFA通信接口设计与调试 | 第66-68页 |
| 4.6 本章小节 | 第68-70页 |
| 5 四阵元GPS中频抗干扰接收机抗干扰性能测试与外场实验 | 第70-80页 |
| 5.1 系统测试环境介绍与平台搭建 | 第70-74页 |
| 5.1.1 GPS导航抗干扰硬件系统 | 第70-71页 |
| 5.1.2 GPS中频干扰信号模拟器 | 第71-72页 |
| 5.1.3 测试环境介绍 | 第72-74页 |
| 5.2 干扰模拟器环境下干扰抑制比测试 | 第74-76页 |
| 5.2.1 单个干扰情况下干扰抑制测试结果 | 第74-75页 |
| 5.2.2 三个干扰情况下干扰抑制测试结果 | 第75-76页 |
| 5.3 外场干扰环境下搜星定位测试 | 第76-79页 |
| 5.3.1 单个干扰环境下搜星测试结果 | 第77-78页 |
| 5.3.2 三个干扰环境下搜星测试结果 | 第78-79页 |
| 5.4 本章小节 | 第79-80页 |
| 6 总结与展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 附录 | 第85页 |
