| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景 | 第9-10页 |
| ·课题研究来源及贡献 | 第10页 |
| ·论文章节安排 | 第10-13页 |
| 第二章 XDNP网络处理器52.1XDNP网络处理器总体结构 | 第13-29页 |
| ·XDNP 网络处理器总体结构 | 第13-15页 |
| ·XDNP网络处理器快端口模式的工作机制 | 第15-25页 |
| ·数据分组的接收、处理与发送机制 | 第16-20页 |
| ·接收数据分组顺序保持机制 | 第20-24页 |
| ·发送数据分组顺序保持机制 | 第24-25页 |
| ·数据分组转发及FBI功能 | 第25-27页 |
| ·本章总结 | 第27-29页 |
| 第三章 快速总线接口FBI设计 | 第29-41页 |
| ·快速总线接口FBI的关键子模块 | 第29-31页 |
| ·接收控制器RSM | 第31-32页 |
| ·RFIFO缓存单元 | 第32-33页 |
| ·数据通路PUSH引擎 | 第33-36页 |
| ·数据通路PULL引擎 | 第36-38页 |
| ·TFIFO缓存单元 | 第38-39页 |
| ·发送控制器TSM | 第39-40页 |
| ·本章总结 | 第40-41页 |
| 第四章 快速总线接口FBI实现与优化 | 第41-51页 |
| ·快速总线接口FBI的逻辑综合设计约束 | 第41-44页 |
| ·工艺库的确定 | 第41-42页 |
| ·逻辑综合的环境设置 | 第42-43页 |
| ·逻辑综合的设计约束 | 第43-44页 |
| ·快速总线接口FBI的综合实现 | 第44-50页 |
| ·快速总线接口FBI的综合策略 | 第44-46页 |
| ·快速总线接口FBI的综合优化 | 第46-50页 |
| ·快速总线接口FBI综合结果分析 | 第50页 |
| ·本章总结 | 第50-51页 |
| 第五章 快速总线接口FBI物理实现 | 第51-77页 |
| ·快速总线接口FBI物理实现 | 第51-64页 |
| ·快速总线接口FBI物理实现流程简介 | 第51页 |
| ·布图规划 | 第51-56页 |
| ·电源网格设计 | 第56-58页 |
| ·布局 | 第58-60页 |
| ·时钟树综合 | 第60-61页 |
| ·布线 | 第61-63页 |
| ·添加填充单元 | 第63-64页 |
| ·快速总线接口FBI验证 | 第64-76页 |
| ·逻辑等价性验证 | 第64-67页 |
| ·静态时序分析 | 第67-74页 |
| ·功能验证 | 第74-76页 |
| ·物理验证 | 第76页 |
| ·本章总结 | 第76-77页 |
| 第六章 结束语 | 第77-79页 |
| ·总结 | 第77页 |
| ·技术展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 研究成果 | 第83-84页 |