| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·信号完整性简介 | 第7-9页 |
| ·DDR3 SDRAM 的发展现状 | 第9页 |
| ·课题的研究内容 | 第9-10页 |
| ·论文的组织架构 | 第10-11页 |
| 第二章 DDR 简述 | 第11-25页 |
| ·DDR3 SDRAM 的特点 | 第11-14页 |
| ·DDR3 的新增功能 | 第12-14页 |
| ·DDR3 与 DDR2 几个主要的不同之处 | 第14页 |
| ·DDR3 SDRAM 的拓扑结构 | 第14-17页 |
| ·OCD 功能 | 第15页 |
| ·ODT 功能 | 第15-16页 |
| ·Fly-By 拓扑结构 | 第16-17页 |
| ·DDR3 SDRAM 的工作机制 | 第17-25页 |
| ·常用电平标准 | 第17-20页 |
| ·输入输出信号功能描述 | 第20-22页 |
| ·读写时序 | 第22页 |
| ·AC 和 DC | 第22-25页 |
| 第三章 DDR3 SDRAM 面临的信号完整性问题 | 第25-31页 |
| ·符号间干扰（ISI） | 第25-26页 |
| ·ISI 的含义 | 第25页 |
| ·产生 ISI 的原因 | 第25-26页 |
| ·ISI 的解决方法 | 第26页 |
| ·反射 | 第26-28页 |
| ·反射的含义及影响 | 第26页 |
| ·产生反射的原因 | 第26-27页 |
| ·减小反射的方法 | 第27-28页 |
| ·串扰 | 第28-29页 |
| ·串扰的含义 | 第28页 |
| ·产生串扰的原因 | 第28-29页 |
| ·减小串扰的方法 | 第29页 |
| ·SSN | 第29-30页 |
| ·SSN 的含义 | 第29页 |
| ·减小 SSN 的方法 | 第29-30页 |
| ·插损 | 第30-31页 |
| ·插损的含义 | 第30页 |
| ·减小插损的方法 | 第30-31页 |
| 第四章 基于 PDA 算法对 DDR3 SDRAM 数据的分析 | 第31-53页 |
| ·抖动和误码率 | 第31-34页 |
| ·抖动（Jitter） | 第31-33页 |
| ·误码率（BER） | 第33-34页 |
| ·眼图 | 第34-35页 |
| ·PDA 算法 | 第35-42页 |
| ·叠加性 | 第35-38页 |
| ·眼图计算公式 | 第38-40页 |
| ·最坏情况位模式 | 第40-42页 |
| ·基于 PDA 算法对 DDR3 SDRAM 数据的分析 | 第42-53页 |
| ·实现过程 | 第44-51页 |
| ·结果分析 | 第51-52页 |
| ·总结 | 第52-53页 |
| 第五章 PDA_tools 软件及测试 | 第53-65页 |
| ·介绍软件界面及功能 | 第53-57页 |
| ·PDA_tools 的界面 | 第54页 |
| ·软件介绍 | 第54-57页 |
| ·软件的开发环境及 I/O 参数 | 第57页 |
| ·PDA 软件系统级和模块级测试 | 第57-61页 |
| ·系统级测试 | 第57-59页 |
| ·模块级测试 | 第59-61页 |
| ·码型测试 | 第61-64页 |
| ·总结 | 第64-65页 |
| 第六章 总结与展望 | 第65-67页 |
| 致谢 | 第67-69页 |
| 参考文献 | 第69-71页 |
| 在读期间的研究成果 | 第71-72页 |
