基于动态存储的1.65Gbps数据产生模块设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-14页 |
| ·数据发生器的概况 | 第10页 |
| ·数据发生器的国内外研究现状 | 第10-12页 |
| ·本文的主要工作和章节安排 | 第12-14页 |
| 第二章 总体方案分析与设计 | 第14-26页 |
| ·难点分析与设计 | 第14-18页 |
| ·多种模式下数据块的跳转 | 第14-17页 |
| ·数据的无缝输出 | 第17页 |
| ·同步触发输出 | 第17-18页 |
| ·数据产生模块总体方案设计 | 第18-26页 |
| ·接口模块 | 第20页 |
| ·数据存储模块 | 第20-22页 |
| ·静态存储器设计实现 | 第20-21页 |
| ·动态存储器设计实现 | 第21页 |
| ·两种存储器设计实现比较 | 第21-22页 |
| ·控制模块 | 第22-23页 |
| ·时钟模块 | 第23-25页 |
| ·DDS 和 PLL 的混频输出 | 第23-24页 |
| ·DDS 和 PLL 直接输出 | 第24-25页 |
| ·并串转换模块 | 第25-26页 |
| 第三章 系统硬件电路设计 | 第26-40页 |
| ·时钟模块电路设计 | 第26-32页 |
| ·DDS 电路设计与实现 | 第26-28页 |
| ·PLL 电路的设计与实现 | 第28-31页 |
| ·时基选择电路的设计与实现 | 第31-32页 |
| ·接口模块电路设计 | 第32-33页 |
| ·数据存储模块 | 第33-35页 |
| ·并串转换模块 | 第35-37页 |
| ·控制模块 | 第37-38页 |
| ·电源和控制电路的设计与实现 | 第38-40页 |
| ·电源的设计 | 第38页 |
| ·控制电路的设计 | 第38-40页 |
| 第四章 时序电路设计 | 第40-65页 |
| ·整体方案的实现 | 第40-41页 |
| ·PCI 接口 | 第41-43页 |
| ·序列地址产生 | 第43-47页 |
| ·片内 RAM | 第43-44页 |
| ·序列地址控制器 | 第44-47页 |
| ·重复模式 | 第45-46页 |
| ·单次模式 | 第46页 |
| ·单步模式 | 第46-47页 |
| ·写控制 | 第47-49页 |
| ·读控制 | 第49-50页 |
| ·DDR2 接口模块 | 第50-54页 |
| ·码型转换 | 第54-57页 |
| ·无缝输出 | 第57-62页 |
| ·数据无缝输出实现过程 | 第57-58页 |
| ·数据缓存 FIFO 存储深度设计 | 第58-59页 |
| ·使能控制 | 第59-60页 |
| ·同步触发输出 | 第60-62页 |
| ·时钟控制模块 | 第62-65页 |
| ·DDS 控制 | 第62-63页 |
| ·PPL 控制 | 第63-65页 |
| 第五章 系统调试分析 | 第65-76页 |
| ·时钟模块的调试 | 第65-67页 |
| ·DDS 电路调试 | 第65-66页 |
| ·PLL 电路调试 | 第66-67页 |
| ·时序板的调试 | 第67-76页 |
| ·多种模式数据块的跳转 | 第67-70页 |
| ·重复模式 | 第68页 |
| ·单次模式 | 第68-69页 |
| ·单步模式 | 第69-70页 |
| ·不同数据率的数据输出 | 第70-73页 |
| ·重复模式下使能关断 | 第73-74页 |
| ·同步触发输出 | 第74-76页 |
| 第六章 结束语 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
| 附录 | 第81-83页 |
