H.264解码器关键模块及SoC设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 致谢 | 第7-13页 |
| 第一章 绪论 | 第13-17页 |
| ·研究背景与意义 | 第13页 |
| ·视频编解码技术及发展现状 | 第13-15页 |
| ·视频压缩的原理和方法 | 第13-14页 |
| ·视频压缩标准的发展 | 第14-15页 |
| ·SoC设计方法概述 | 第15-16页 |
| ·本文研究的主要内容及章节安排 | 第16-17页 |
| 第二章 H.264视频压缩标准介绍 | 第17-24页 |
| ·H.264视频压缩标准算法特点 | 第17-18页 |
| ·H.264视频解码流程 | 第18-19页 |
| ·编码流程 | 第18-19页 |
| ·解码流程 | 第19页 |
| ·H.264解码器关键模块 | 第19-23页 |
| ·熵解码 | 第19-20页 |
| ·变换系数解码 | 第20-21页 |
| ·帧内预测 | 第21页 |
| ·运动补偿 | 第21-22页 |
| ·去块效应滤波 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第三章 帧内预测模块的设计 | 第24-47页 |
| ·帧内预测的算法 | 第24-34页 |
| ·帧内8×8亮度预测 | 第24-31页 |
| ·帧内4×4亮度预测 | 第31-32页 |
| ·帧内16×16亮度预测 | 第32-34页 |
| ·帧内8×8色度预测 | 第34页 |
| ·帧内预测解码的整体结构 | 第34-36页 |
| ·解码流程 | 第34-35页 |
| ·整体结构 | 第35-36页 |
| ·帧内预测的硬件设计 | 第36-45页 |
| ·帧内8×8亮度预测滤波的硬件结构 | 第36-37页 |
| ·通用4×4块预测单元 | 第37页 |
| ·可复用DC预测模式解码单元 | 第37-40页 |
| ·可复用plane预测模式解码单元 | 第40-42页 |
| ·参考像素的存储 | 第42-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 变换系数解码模块设计 | 第47-58页 |
| ·变换系数解码算法 | 第47-50页 |
| ·反量化 | 第47-49页 |
| ·整数IDCT变换 | 第49-50页 |
| ·Hadamard反变换 | 第50页 |
| ·变换系数解码整体结构 | 第50-52页 |
| ·变换系数解码硬件设计 | 第52-57页 |
| ·反量化模块的设计 | 第52页 |
| ·反变换模块的设计 | 第52-57页 |
| ·本章小结 | 第57-58页 |
| 第五章 基于FPGA的SoC实现 | 第58-66页 |
| ·基于FPGA的SoC设计方法 | 第58-59页 |
| ·验证平台的设计 | 第59-61页 |
| ·功能仿真 | 第59-60页 |
| ·FPGA验证平台 | 第60-61页 |
| ·关键模块的功能仿真 | 第61-64页 |
| ·帧内预测模块的功能仿真 | 第61-62页 |
| ·变换系数解码模块的验证 | 第62页 |
| ·H.264解码器IP核功能仿真 | 第62-64页 |
| ·H.264解码器的FPGA原型实现 | 第64-65页 |
| ·H.264解码器SoC系统 | 第64-65页 |
| ·视频实时编解码实验 | 第65页 |
| ·本章小结 | 第65-66页 |
| 第六章 总结与展望 | 第66-67页 |
| ·总结 | 第66页 |
| ·展望 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间发表的论文 | 第71页 |
