| 摘要 | 第1-5页 |
| Abstract | 第5-7页 |
| 目录 | 第7-9页 |
| 1 绪论 | 第9-13页 |
| ·课题研究背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文研究内容及组织结构 | 第11-13页 |
| 2 嵌入式系统安全性分析及防护对策 | 第13-21页 |
| ·嵌入式系统安全性分析 | 第13-15页 |
| ·嵌入式软件安全性分析 | 第15-16页 |
| ·嵌入式软件安全防护对策 | 第16-20页 |
| ·本章小结 | 第20-21页 |
| 3 安全协处理器结构 | 第21-31页 |
| ·安全协处理器结构概述 | 第21-22页 |
| ·安全认证机制 | 第22-24页 |
| ·数据安全存储机制 | 第24-25页 |
| ·协处理器内部指令 | 第25-26页 |
| ·协处理器内部存储空间管理 | 第26-27页 |
| ·系统级低功耗策略 | 第27-28页 |
| ·模块划分及接口时序 | 第28-30页 |
| ·本章小结 | 第30-31页 |
| 4 AES 加密引擎设计 | 第31-38页 |
| ·AES 算法结构 | 第31-33页 |
| ·对 AES 的功耗攻击 | 第33-35页 |
| ·抗功耗攻击设计策略 | 第35-36页 |
| ·小面积优化处理 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 5 仿真验证与设计实现 | 第38-52页 |
| ·功能仿真 | 第38-44页 |
| ·FPGA 验证 | 第44-48页 |
| ·设计实现与性能指标 | 第48-51页 |
| ·本章小结 | 第51-52页 |
| 6 结论 | 第52-54页 |
| 致谢 | 第54-55页 |
| 参考文献 | 第55-60页 |
| 附录 1 攻读硕士学位期间发表的主要论文和申请专利 | 第60-61页 |
| 附录 2 安全协处理器的 DC 综合报告 | 第61-65页 |