高速率LDPC编译码器的FPGA实现

摘要	第1-4页
Abstract	第4-7页
第一章 绪论	第7-11页
·研究工作背景及意义	第7-8页
·LDPC码的研究与应用现状	第8-9页
·本文的主要研究工作和内容安排	第9-11页
第二章 LDPC码的编译码算法	第11-23页
·LDPC码的基本原理	第11-14页
·LDPC码的定义与二分图表示	第11-12页
·准循环LDPC码及其性能	第12-14页
·LDPC码的编码原理	第14-16页
·LDPC码的编码算法	第14页
·QC-LDPC生成矩阵的计算	第14-16页
·置信传播译码算法	第16-21页
·算法概述	第16-17页
·译码过程	第17-19页
·迭代运算的改进算法	第19-20页
·不同调制方式下QC-LDPC性能仿真结果分析	第20-21页
·本章小结	第21-23页
第三章 高速率LDPC编译码器的FPGA设计	第23-49页
·高速率LDPC编码器的FPGA设计	第23-31页
·155.52Mbps编码器的FPGA设计	第23-27页
·622.08Mbps编码器的FPGA设计	第27-29页
·仿真结果与验证	第29-31页
·译码算法的量化处理	第31-32页
·译码器的结构设计	第32-36页
·部分并行的译码结构	第32-34页
·并行度更高的译码结构	第34-36页
·高速率LDPC译码器的FPGA设计	第36-48页
·总体控制模块的设计	第37-38页
·初始化计算模块的设计	第38-40页
·初始化缓存模块与外部进化信息存储模块的设计	第40-42页
·迭代更新模块的设计	第42-44页
·时钟模块和输出模块的设计	第44-45页
·仿真结果验证与分析	第45-48页
·本章小结	第48-49页
第四章 硬件调试平台的设计与测试	第49-67页
·硬件调试平台的系统设计	第49-61页
·系统分析与方案设计	第49-50页
·器件的选取	第50-55页
·硬件平台的电路设计	第55-61页
·系统的测试及验证	第61-65页
·测试方案的设计	第61-64页
·编码器和译码器的功能性验证	第64-65页
·本章小结	第65-67页
结束语	第67-69页
致谢	第69-71页
参考文献	第71-73页