数字化变电站中FIR数字滤波与数据同步设计及FPGA实现
| 中文摘要 | 第1-9页 |
| ABSTRACT | 第9-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题研究背景及意义 | 第11页 |
| ·国内外研究现状 | 第11-14页 |
| ·数字滤波器 | 第12-13页 |
| ·数据同步 | 第13-14页 |
| ·本文主要研究内容与章节安排 | 第14-15页 |
| 第二章 FIR数字滤波器与数据同步设计 | 第15-26页 |
| ·FIR数字滤波器Matlab设计 | 第15-17页 |
| ·FIR数字滤波器的性能指标 | 第16页 |
| ·FIR数字滤波器的系数参数 | 第16-17页 |
| ·FIR数字滤波器硬件算法设计 | 第17-21页 |
| ·分布式算法设计 | 第18-19页 |
| ·分布式算法优化 | 第19-21页 |
| ·数据同步设计 | 第21-26页 |
| ·数据同步 | 第21-22页 |
| ·数据同步算法误差及分析 | 第22-26页 |
| 第三章 FIR数字滤波器的FPGA实现与仿真 | 第26-35页 |
| ·FPGA设计流程 | 第26页 |
| ·FIR数字滤波器各模块FPGA设计及仿真 | 第26-31页 |
| ·控制计数模块 | 第26-27页 |
| ·数据输入模块 | 第27-29页 |
| ·数据处理模块 | 第29-30页 |
| ·数据输出模块 | 第30-31页 |
| ·FIR滤波器整体仿真及结果分析 | 第31-35页 |
| ·FIR滤波器整体仿真 | 第31-32页 |
| ·结果分析 | 第32-35页 |
| 第四章 数据同步的FPGA实现与仿真 | 第35-44页 |
| ·数据同步基本模块FPGA设计 | 第35-36页 |
| ·数据同步各种算法FPGA实现及仿真 | 第36-41页 |
| ·线性数据同步及仿真 | 第36-37页 |
| ·牛顿数据同步及仿真 | 第37-39页 |
| ·二次数据同步及仿真 | 第39-41页 |
| ·各种算法误差比较分析 | 第41-44页 |
| 第五章 大合并单元的FPGA实现与仿真 | 第44-54页 |
| ·大合并单元 | 第44-45页 |
| ·时钟倍频FPGA设计 | 第45页 |
| ·大合并单元各方案的FPGA实现及仿真 | 第45-51页 |
| ·FIR数字滤波与线性数据同步 | 第45-47页 |
| ·FIR数字滤波与牛顿数据同步 | 第47-49页 |
| ·FIR数字滤波与二次数据同步 | 第49-51页 |
| ·大合并单元中各种方案分析比较 | 第51-54页 |
| 第六章 结论 | 第54-55页 |
| 参考文献 | 第55-57页 |
| 致谢 | 第57-58页 |
| 攻读学位期间发表的学术论文和参加科研情况 | 第58-59页 |
| 学位论文评阅及答辩情况表 | 第59页 |
