| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 致谢 | 第7-14页 |
| 第一章 概述 | 第14-19页 |
| ·引言 | 第14页 |
| ·超宽带(UWB)技术概述 | 第14-17页 |
| ·超宽带定义 | 第14-15页 |
| ·超宽带的技术特点 | 第15-17页 |
| ·超宽带技术的应用 | 第17页 |
| ·无线通信与集成电路技术 | 第17-18页 |
| ·论文的主要工作及意义 | 第18页 |
| ·目的及工作 | 第18页 |
| ·课题意义 | 第18页 |
| ·论文结构 | 第18-19页 |
| 第二章 信道卷积编码及Viterbi译码 | 第19-29页 |
| ·信道编码的分类 | 第19-20页 |
| ·卷积码的基本概念 | 第20-21页 |
| ·卷积码编码器表示 | 第21-23页 |
| ·编码器的状态表示 | 第21-22页 |
| ·卷积编码器的网格(Trellis)图 | 第22-23页 |
| ·最大似然算法 | 第23-24页 |
| ·Viterbi译码算法 | 第24-27页 |
| ·本章小结 | 第27-29页 |
| 第三章 UWB无线通信中Viterbi编解码器的设计 | 第29-46页 |
| ·超宽带无线通讯物理层规范 | 第29-30页 |
| ·超宽带无线通讯物理层信道编码VLSI设计 | 第30-32页 |
| ·信道编码器的功能规范 | 第31页 |
| ·信道解码器的功能规范 | 第31-32页 |
| ·Viterbi译码器的系统架构 | 第32-45页 |
| ·译码器的硬件结构 | 第32-34页 |
| ·Branch Metric模块 | 第34-36页 |
| ·硬判决 | 第35页 |
| ·软判决 | 第35-36页 |
| ·Add Compare Select模块 | 第36-42页 |
| ·Survivor Management Unit模块 | 第42-45页 |
| ·寄存器交换法 | 第42-43页 |
| ·回溯算法 | 第43-45页 |
| ·小结 | 第45-46页 |
| 第四章 Viterbi译码器的优化设计 | 第46-68页 |
| ·(3,1,7)卷积码编码器的实现 | 第46-47页 |
| ·(3,1,7)卷积码Viterbi的实现 | 第47-48页 |
| ·分支度量计算模块(BMG)的设计 | 第48-51页 |
| ·加比选模块(ACSU)的设计 | 第51-62页 |
| ·度量值溢出模块(Reduce)的设计 | 第62-63页 |
| ·幸存路径存储模块(SMU)的设计 | 第63-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 Viterbi译码器的VLSI实现 | 第68-84页 |
| ·实现环境和流程 | 第68-70页 |
| ·功能验证和验证质量检查 | 第70-74页 |
| ·验证平台结构 | 第70-71页 |
| ·功能验证过程 | 第71-73页 |
| ·误码率分析 | 第73页 |
| ·代码覆盖率的分析 | 第73-74页 |
| ·逻辑级优化和设计质量检查 | 第74-77页 |
| ·逻辑综合 | 第74-75页 |
| ·Viterbi译码器的逻辑综合 | 第75-77页 |
| ·综合策略与过程 | 第75页 |
| ·综合环境的设置 | 第75-76页 |
| ·设计约束的设置 | 第76-77页 |
| ·时钟设置 | 第77页 |
| ·低功耗的优化技术 | 第77-79页 |
| ·门控时钟 | 第78-79页 |
| ·可测性设计 | 第79-80页 |
| ·设计原理及流程 | 第79页 |
| ·脚本实现 | 第79-80页 |
| ·电路时序分析 | 第80-83页 |
| ·静态时序分析(STA) | 第80-81页 |
| ·对布局布线(layout)前的门级网表进行静态时序分析 | 第81页 |
| ·设计脚本 | 第81-82页 |
| ·时序报告 | 第82-83页 |
| ·性能报告 | 第83页 |
| ·本章小结 | 第83-84页 |
| 第六章 总结和展望 | 第84-85页 |
| ·总结 | 第84页 |
| ·展望 | 第84-85页 |
| 参考文献 | 第85-88页 |
| 攻读硕士学位期间发表的论文 | 第88页 |
