8-bit CPU硬核设计研究
| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 序 | 第8-12页 |
| 1 引言 | 第12-14页 |
| ·研究的背景和意义 | 第12页 |
| ·国际国内研究现状 | 第12-13页 |
| ·本论文的主要贡献 | 第13页 |
| ·论文的组织结构 | 第13-14页 |
| 2 SoC设计概述 | 第14-19页 |
| ·SoC基本概念及特点 | 第14-15页 |
| ·SoC基本结构 | 第15页 |
| ·SoC设计方法 | 第15-17页 |
| ·SoC设计面临的问题与挑战 | 第17-19页 |
| 3 8-bit CPU结构分析 | 第19-32页 |
| ·系统微架构 | 第19-21页 |
| ·主要特征及参数 | 第21-22页 |
| ·接口信号 | 第22-24页 |
| ·指令集 | 第24-28页 |
| ·传输操作 | 第28-32页 |
| ·数据存储器总线周期 | 第28-30页 |
| ·程序存储器总线周期 | 第30-32页 |
| 4 逻辑综合约束分析 | 第32-45页 |
| ·逻辑综合的基本概念 | 第32-34页 |
| ·逻辑综合约束条件分析 | 第34-40页 |
| ·设计环境 | 第34-36页 |
| ·设计约束 | 第36-40页 |
| ·可综合HDL类型分析 | 第40-45页 |
| ·通用编码风格 | 第40-41页 |
| ·设计划分策略 | 第41-42页 |
| ·逻辑推断 | 第42-45页 |
| 5 版图设计分析 | 第45-62页 |
| ·数字电路版图设计技术的基本概念 | 第45页 |
| ·数字电路版图设计的基本方法 | 第45-59页 |
| ·平面式版图设计方法 | 第45-46页 |
| ·层次式版图设计方法 | 第46-56页 |
| ·SoC版图设计方法 | 第56-59页 |
| ·模数混合信号电路版图设计方法 | 第59-62页 |
| 6 8-bit CPU硬核设计实例 | 第62-86页 |
| ·设计说明 | 第62-63页 |
| ·功能验证 | 第63-64页 |
| ·逻辑综合 | 第64-70页 |
| ·综合库 | 第64-65页 |
| ·读入设计 | 第65-66页 |
| ·设置环境 | 第66页 |
| ·设置约束 | 第66-69页 |
| ·综合优化 | 第69页 |
| ·综合结果 | 第69-70页 |
| ·版图设计 | 第70-85页 |
| ·导入设计 | 第70-71页 |
| ·布局规划 | 第71-75页 |
| ·布局 | 第75-76页 |
| ·时钟树综合 | 第76-77页 |
| ·布线 | 第77-78页 |
| ·时序分析 | 第78-82页 |
| ·功耗分析 | 第82页 |
| ·完成设计 | 第82-83页 |
| ·设计规则检查 | 第83-85页 |
| ·版图后仿真 | 第85-86页 |
| 7 结论 | 第86-87页 |
| ·总结 | 第86页 |
| ·展望 | 第86-87页 |
| 参考文献 | 第87-89页 |
| 附录A | 第89-93页 |
| 附录B | 第93-101页 |
| 附录C | 第101-103页 |
| 作者简历 | 第103-105页 |
| 学位论文数据集 | 第105页 |
