| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-13页 |
| §1.1 空间图像压缩的必要性 | 第7-8页 |
| §1.2 国内外研究现状 | 第8-11页 |
| §1.3 本文主要工作与组织流程 | 第11-13页 |
| 第二章 CCSDS图像压缩标准 | 第13-23页 |
| §2.1 CCSDS图像压缩标准概述 | 第13-19页 |
| §2.1.1 预处理 | 第14-15页 |
| §2.1.2 离散小波变换(DWT) | 第15-16页 |
| §2.1.3 量化 | 第16-17页 |
| §2.1.4 位平面编码(BPE) | 第17-19页 |
| §2.1.5 熵编码 | 第19页 |
| §2.2 CCSDS算法与JPEG2000算法的比较 | 第19-23页 |
| 第三章 小波变换理论 | 第23-38页 |
| §3.1 连续小波变换 | 第24-26页 |
| §3.2 离散小波变换 | 第26-27页 |
| §3.3 多分辨率分析 | 第27-28页 |
| §3.4 MALLAT算法 | 第28-30页 |
| §3.5 提升小波变换 | 第30-32页 |
| §3.6 9/7整数提升小波变换及其性能优势 | 第32-38页 |
| §3.6.1 CCSDS标准中的9/7整数提升小波变换 | 第33-35页 |
| §3.6.2 9/7整数提升小波变换的性能优势 | 第35-38页 |
| 第四章 高效实时整数提升小波变换的FPGA实现 | 第38-56页 |
| §4.1 FPGA开发环境概述 | 第38-42页 |
| §4.1.1 FPGA简介 | 第38-39页 |
| §4.1.2 FPGA设计流程 | 第39-42页 |
| §4.2 9/7小波的系统结构设计 | 第42-56页 |
| §4.2.1 设计中的一些技术问题 | 第42-47页 |
| §4.2.2 系统结构 | 第47-53页 |
| §4.2.3 多级变换系统设计 | 第53-56页 |
| 第五章 系统的硬件设计 | 第56-66页 |
| §5.1 小波变换系统的硬件结构 | 第56-62页 |
| §5.1.1 多电压供电电源系统及电压监控管理 | 第57-58页 |
| §5.1.2 核心FPGA的选择 | 第58-59页 |
| §5.1.3 FPGA的配置电路 | 第59-60页 |
| §5.1.4 USB串口的选择 | 第60-62页 |
| §5.2 PCB设计 | 第62-66页 |
| §5.2.1 PCB设计时的一些原则 | 第63-65页 |
| §5.2.2 小波变换处理板的PCB设计 | 第65-66页 |
| 第六章 系统仿真及结论 | 第66-76页 |
| §6.1 系统验证方案 | 第66-67页 |
| §6.2 系统板级验证 | 第67-74页 |
| §6.3 结论 | 第74-76页 |
| 总结与展望 | 第76-78页 |
| 参考文献 | 第78-82页 |
| 发表学术论文情况 | 第82-83页 |
| 致谢 | 第83-84页 |
| 附录 | 第84-91页 |