| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 目录 | 第6-8页 |
| 引言 | 第8-9页 |
| 1 VITERBI译码原理 | 第9-18页 |
| ·卷积编码 | 第9-11页 |
| ·卷积码的基本概念 | 第9-10页 |
| ·卷积码的表示方法 | 第10-11页 |
| ·维特比译码 | 第11-13页 |
| ·最大似然译码 | 第11-12页 |
| ·维特比译码简介 | 第12-13页 |
| ·维特比译码性能分析 | 第13-18页 |
| ·码率对误码率的影响 | 第13-15页 |
| ·约束长度对误码率的影响 | 第15页 |
| ·判决方式对误码率的影响 | 第15页 |
| ·回溯深度对误码率的影响 | 第15-18页 |
| 2 VITERBI译码算法 | 第18-28页 |
| ·分支度量的计算 | 第18-19页 |
| ·路径信息的生成 | 第19-23页 |
| ·基四(Radix-4)算法 | 第19-21页 |
| ·Double-State算法 | 第21-22页 |
| ·度量溢出的处理 | 第22-23页 |
| ·幸存路径的管理 | 第23-24页 |
| ·寄存器交换法 | 第23-24页 |
| ·回溯算法 | 第24页 |
| ·算法仿真 | 第24-28页 |
| ·未编码情况 | 第24-26页 |
| ·卷积编码及Viterbi译码情况 | 第26-28页 |
| 3 VITERBI译码的FPGA设计与仿真 | 第28-38页 |
| ·FPGA设计流程 | 第28-29页 |
| ·VITERBI译码器系统设计 | 第29-38页 |
| ·系统框图 | 第30页 |
| ·BMC模块设计 | 第30-31页 |
| ·ACS模块设计 | 第31-35页 |
| ·回溯模块设计 | 第35-38页 |
| 4 VITERBI译码器的性能验证与测试 | 第38-43页 |
| ·FPGA的资源占用情况 | 第38页 |
| ·系统验证方法 | 第38-41页 |
| ·误码仪设计 | 第38-39页 |
| ·数字高斯噪声 | 第39-41页 |
| ·测试结果 | 第41-43页 |
| 结论 | 第43-44页 |
| 附录A: Q1900C专用集成VITERBI译码芯片简介 | 第44页 |
| 附录B: VITERBI译码器软件仿真程序 | 第44-51页 |
| 参考文献 | 第51-53页 |
| 致谢 | 第53页 |