| 摘要 | 第1-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第6-11页 |
| ·FPGA 发展现状及研究意义 | 第6-9页 |
| ·快速增长的 FPGA 市场需求 | 第6-7页 |
| ·FPGA 技术的发展现状及趋势 | 第7-9页 |
| ·FPGA 研究面临的问题 | 第9-10页 |
| ·主要工作 | 第10-11页 |
| 第二章 技术背景 | 第11-19页 |
| ·FPGA 结构研究 | 第11-16页 |
| ·FPGA 整体结构 | 第11-12页 |
| ·可编程逻辑单元结构 | 第12-14页 |
| ·连线资源 | 第14-16页 |
| ·FPGA 新型结构 | 第16页 |
| ·商用 FPGA 在数据通路应用中的结构缺陷 | 第16-19页 |
| 第三章 适于数字通信系统的可编程逻辑器件宏单元结构 | 第19-41页 |
| ·LUT 的设计 | 第20-29页 |
| ·LUT 结构的改进 | 第21-22页 |
| ·K 值的确定 | 第22-24页 |
| ·LUT 输入的扩展 | 第24-26页 |
| ·SRAM 单元结构 | 第26-29页 |
| ·宏单元组合逻辑部分的设计 | 第29-36页 |
| ·行波电路结构的改进 | 第29-32页 |
| ·进位链结构 | 第32-36页 |
| ·宏单元时序电路的设计 | 第36-41页 |
| 第四章 宏单元性能分析与功能验证 | 第41-49页 |
| ·宏单元实现函数的能力 | 第42-45页 |
| ·宏单元的逻辑功能 | 第42-44页 |
| ·通用逻辑能力的扩展 | 第44-45页 |
| ·宏单元性能分析 | 第45-48页 |
| ·时延分析 | 第45-47页 |
| ·面积效益及比较 | 第47-48页 |
| ·小结 | 第48-49页 |
| 第五章 宏单元的FPGA验证及分析 | 第49-61页 |
| ·FPGA设计流程 | 第49-50页 |
| ·第三方软件 Modelsim 使用简介 | 第50页 |
| ·FPGA的器件选型 | 第50-52页 |
| ·宏单元各模块设计验证 | 第52-59页 |
| ·4位×4位二进制乘法器结构 | 第53-56页 |
| ·m序列发生器结构 | 第56-59页 |
| ·小结 | 第59-61页 |
| 第六章 结束语 | 第61-64页 |
| ·总结 | 第61-62页 |
| ·进一步的工作 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 附录 | 第68-69页 |