穿墙雷达显控系统的研究
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景与意义 | 第9-10页 |
| ·穿墙雷达技术的发展现状 | 第10-11页 |
| ·主要工作与内容安排 | 第11-13页 |
| 第二章 显控系统的方案设计 | 第13-26页 |
| ·穿墙雷达的整机结构 | 第13-14页 |
| ·显控系统的构成 | 第14-22页 |
| ·功能划分 | 第15-16页 |
| ·ARM显控终端选型 | 第16-17页 |
| ·FPGA中心控制器定制 | 第17-20页 |
| ·定位方法 | 第20-22页 |
| ·终端软件开发环境 | 第22-24页 |
| ·嵌入式Linux | 第23页 |
| ·QT/Embedded | 第23-24页 |
| ·本章小结 | 第24-26页 |
| 第三章 FPGA中心控制器的硬件电路设计 | 第26-32页 |
| ·发信机接口信号 | 第26页 |
| ·与定位装置的连接 | 第26-27页 |
| ·信号调理与采样电路 | 第27-28页 |
| ·SRAM模块 | 第28-29页 |
| ·ETHERNET模块 | 第29-30页 |
| ·供电模块 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 FPGA功能的HDL实现 | 第32-49页 |
| ·总体功能框图 | 第32-33页 |
| ·终端信息接收 | 第33-34页 |
| ·系统定位信息获取 | 第34-36页 |
| ·发信机控制 | 第36-37页 |
| ·ADC数据采集 | 第37-38页 |
| ·帧结构控制 | 第38-43页 |
| ·帧头标识 | 第38-39页 |
| ·位置信息 | 第39页 |
| ·数据分段平均处理 | 第39-40页 |
| ·数据帧结构控制 | 第40-43页 |
| ·与信号处理机的数据交互 | 第43-48页 |
| ·数据写入至SRAM | 第44-45页 |
| ·从SRAM读取数据 | 第45-46页 |
| ·SRAM数据读写功能仿真 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第五章 终端显控软件的设计与实现 | 第49-63页 |
| ·软件的总体设计 | 第49-52页 |
| ·软件功能模块的划分 | 第49-50页 |
| ·软件各模块间的关系 | 第50-52页 |
| ·目标航迹与雷达信息综合显示 | 第52-57页 |
| ·显示界面整体设计 | 第52-53页 |
| ·目标航迹显示 | 第53-55页 |
| ·多线程数据缓存 | 第55-57页 |
| ·配置信息管理 | 第57-61页 |
| ·配置文件格式 | 第57-58页 |
| ·配置信息管理 | 第58-61页 |
| ·数据通信模块 | 第61页 |
| ·本章小结 | 第61-63页 |
| 第六章 功能测试与雷达系统联调 | 第63-69页 |
| ·FPGA中心控制器测试 | 第63-65页 |
| ·电路辅助模块测试 | 第64页 |
| ·功能模块测试 | 第64-65页 |
| ·终端软件测试 | 第65-67页 |
| ·系统配置功能测试 | 第65-66页 |
| ·目标航迹显示功能测试 | 第66页 |
| ·用户信息管理功能测试 | 第66-67页 |
| ·系统联合调试 | 第67-68页 |
| ·本章小结 | 第68-69页 |
| 第七章 课题总结与展望 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-74页 |
| 攻读硕士学位期间的研究成果 | 第74页 |
