基于SOPC技术的任意波形发生设备的设计与实现
| 内容提要 | 第1-7页 |
| 第一章 绪论 | 第7-10页 |
| ·频率合成技术简介 | 第7-8页 |
| ·SOPC 系统简介 | 第8-9页 |
| ·设计目标 | 第9-10页 |
| 第二章 频率合成技术 | 第10-14页 |
| ·直接频率合成 | 第10-11页 |
| ·间接频率合成 | 第11-12页 |
| ·直接数字频率合成 | 第12-14页 |
| 第三章 VHDL 语言与FPGA | 第14-26页 |
| ·VHDL 语言简介 | 第14-15页 |
| ·VHDL 语言的发展 | 第14页 |
| ·VHDL 语言的特点 | 第14-15页 |
| ·FPGA 原理 | 第15-19页 |
| ·FPGA 设计方法 | 第19-22页 |
| ·Cyclone 系列FPGA | 第22-24页 |
| ·Quartus II 开发软件 | 第24-26页 |
| 第四章 Nios II 和Avalon 总线 | 第26-40页 |
| ·Nios II | 第26-32页 |
| ·Nios II 简介 | 第26-29页 |
| ·Nios II 处理器外围接口 | 第29-30页 |
| ·Nios II 系统软硬件开发流程 | 第30-32页 |
| ·Avalon 总线 | 第32-40页 |
| ·总线特点 | 第32-33页 |
| ·总线信号 | 第33-35页 |
| ·总线时序 | 第35-40页 |
| 第五章 任意波形DDS 模块的实现 | 第40-62页 |
| ·模块的系统构成 | 第40-42页 |
| ·模块的VHDL 描述 | 第42-51页 |
| ·模块接口 | 第42-43页 |
| ·双口RAM | 第43-46页 |
| ·模块内部信号定义 | 第46-47页 |
| ·对寄存器的写操作 | 第47-48页 |
| ·对寄存器的读操作 | 第48-49页 |
| ·通道1 相位累加器 | 第49-50页 |
| ·通道2 相位累加器 | 第50页 |
| ·频率调制字 | 第50页 |
| ·可变延时 | 第50-51页 |
| ·模块加入Nios II 系统的方法 | 第51-56页 |
| ·Nios II 系统搭建 | 第56-62页 |
| 第六章 系统硬件设计 | 第62-70页 |
| ·键盘电路 | 第62-63页 |
| ·串口电路 | 第63页 |
| ·LCD 电路 | 第63-64页 |
| ·Flash 电路 | 第64-65页 |
| ·SDRAM 电路 | 第65-67页 |
| ·D/A 转换电路 | 第67-70页 |
| 第七章 系统软件设计 | 第70-79页 |
| ·软件主流程 | 第70-71页 |
| ·键盘扫描 | 第71-73页 |
| ·串口接收和数据译码 | 第73-78页 |
| ·LCD 显示和DDS 模块控制 | 第78页 |
| ·波形数据 | 第78-79页 |
| 第八章 实验结果 | 第79-83页 |
| 第九章 结论 | 第83-85页 |
| ·性能特点 | 第83页 |
| ·待改进之处 | 第83-85页 |
| 参考文献 | 第85-87页 |
| 摘要 | 第87-89页 |
| Abstract | 第89-92页 |
| 致谢 | 第92页 |
