| 第一部分 引论 | 第1-34页 |
| §1 研究意义 | 第12页 |
| §2 系统级描述语言与实现方法 | 第12-20页 |
| §2．1 系统级描述语言的分类 | 第12-16页 |
| §2．2 系统级规范语言的实现 | 第16-20页 |
| §3 程序理论与编译器设计 | 第20-26页 |
| §3．1 程序分析的数学方法 | 第21-22页 |
| §3．2 正确性可证明的编译器设计理论 | 第22-24页 |
| §3．3 ProCoS的编译器设计方法 | 第24-26页 |
| §4 实现模型与资源理论 | 第26-29页 |
| §4．1 实现模型中的资源因素 | 第26-28页 |
| §4．2 相关的资源理论 | 第28-29页 |
| §5 本文的贡献 | 第29-34页 |
| 第二部分 顺序程序无资源模型下的硬件综合 | 第34-47页 |
| §6 顺序程序无资源的语义模型 | 第34-40页 |
| §6．1 顺序程序的文法 | 第34-35页 |
| §6．2 无资源语义模型 | 第35-37页 |
| §6．3 顺序程序构造的语义 | 第37-40页 |
| §7 硬件综合 | 第40-47页 |
| §7．1 数字电路基础 | 第41-42页 |
| §7．2 硬件范式 | 第42-43页 |
| §7．3 多路技术 | 第43-44页 |
| §7．4 解释器 | 第44-45页 |
| §7．5 硬件编译子句 | 第45-47页 |
| 第三部分 顺序程序的资源模型与硬件综合 | 第47-73页 |
| §8 简单资源模型与预编译规范 | 第47-61页 |
| §8．1 简单资源模型 | 第47-52页 |
| §8．2 有限资源配置模型 | 第52-57页 |
| §8．3 同质资源模型 | 第57-59页 |
| §8．4 存储器访问无冲突模型 | 第59-61页 |
| §9 简单资源模型下的预编译优化 | 第61-65页 |
| §9．1 编译器比较规范 | 第61页 |
| §9．2 简单资源模型下以开销最少临时变量为目的的预编译优化 | 第61-65页 |
| §10 可重用资源模型与预编译规范 | 第65-73页 |
| §10．1 基本资源配置模型 | 第65页 |
| §10．2 可重用资源与消耗性资源 | 第65-67页 |
| §10．3 资源回收模型 | 第67-70页 |
| §10．4 面向资源分配的程序预编译规范 | 第70-73页 |
| 第四部分 并发与通讯程序的硬件综合 | 第73-91页 |
| §11 并发与通讯程序在无资源模型下的硬件综合 | 第73-77页 |
| §12 共享资源模型下的硬件综合 | 第77-91页 |
| §12．1 动作，记录，迹 | 第78-83页 |
| §12．2 程序语义 | 第83-85页 |
| §12．3 无冲突的资源调度 | 第85-87页 |
| §12．4 面向冲突消解的预编译器设计规范 | 第87页 |
| §12．5 面向减少死锁的预编译器设计规范 | 第87-91页 |
| 第五部分 体现目标资源特性的资源性能模型与综合器优化 | 第91-118页 |
| §13 编译过程中的综合优化 | 第91-114页 |
| §13．1 FPGA结构 | 第93-95页 |
| §13．2 HWNF的多路器优化 | 第95-101页 |
| §13．2．1 一种新的多路器逻辑表示方法 | 第95-98页 |
| §13．2．2 针对FPGA的多路优化技术 | 第98-100页 |
| §13．2．3 多路器综合方法比较 | 第100-101页 |
| §13．3 卫语句的硬件综合优化 | 第101-106页 |
| §13．3．1 当前的卫语句的综合方法 | 第101-103页 |
| §13．3．2 基于进位多路器的alt综合方法 | 第103-104页 |
| §13．3．3 alt语句综合的资源性能实验 | 第104-106页 |
| §13．4 过程编译的优化 | 第106-111页 |
| §13．4．1 过程实现的语义与资源开销比较 | 第106-109页 |
| §13．4．2 最快运行速度下最少资源开销的资源分配方法规范 | 第109-111页 |
| §13．4．3 有限资源下最快性能的资源分配方法规范 | 第111-114页 |
| §14 小结与展望 | 第114-116页 |
| §15 致谢 | 第116-117页 |
| §16 作者简介 | 第117-118页 |
| 参考文献 | 第118-122页 |
