| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-16页 |
| ·课题的研究背景 | 第9-11页 |
| ·课题的研究现状 | 第11-12页 |
| ·课题的研究内容、意义及创新点 | 第12-14页 |
| ·论文组织结构 | 第14-16页 |
| 2 高速并行CRC-16 算法设计 | 第16-21页 |
| ·CRC 算法 | 第16-17页 |
| ·CRC16-ITU 并行算法原理及实现 | 第17-20页 |
| ·本章小节 | 第20-21页 |
| 3 高数据吞吐率SHA-256 算法设计 | 第21-31页 |
| ·SHA 算法概述 | 第21页 |
| ·SHA-256 算法分析 | 第21-24页 |
| ·典型的SHA-256 硬件实现架构 | 第24-27页 |
| ·本文的SHA-256 硬件实现架构 | 第27-30页 |
| ·本章小节 | 第30-31页 |
| 4 低硬件成本AES 算法设计 | 第31-50页 |
| ·AES-128 加密算法介绍 | 第31页 |
| ·AES-128 算法分析 | 第31-41页 |
| ·AES-128 加、解密系统设计 | 第41-50页 |
| 5 AHB 监视器的设计及算法IP 的复用实现 | 第50-74页 |
| ·AHB 协议 | 第51-61页 |
| ·基于SHA 和AES 的AHB MONITOR 设计 | 第61-70页 |
| ·算法IP 复用实现 | 第70-73页 |
| ·RTL 设计与逻辑综合 | 第73页 |
| ·本章小节 | 第73-74页 |
| 6 设计仿真与验证 | 第74-86页 |
| ·功能仿真 | 第74-81页 |
| ·门级仿真 | 第81页 |
| ·时序仿真 | 第81-82页 |
| ·形式验证 | 第82-83页 |
| ·静态时序分析 | 第83-85页 |
| ·功耗分析 | 第85页 |
| ·本章小节 | 第85-86页 |
| 7 总结与展望 | 第86-88页 |
| ·总结 | 第86-87页 |
| ·展望 | 第87-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 攻读硕士学位期间发表的学术论文 | 第93页 |