基于微内核的嵌入式虚拟化资源平台设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题背景 | 第10页 |
| 1.2 研究目的和应用价值 | 第10-11页 |
| 1.3 国内外虚拟化产品研究现状 | 第11-14页 |
| 1.3.1 商业产品 | 第11页 |
| 1.3.2 学术和开源项目 | 第11-14页 |
| 1.4 论文组织 | 第14-16页 |
| 第2章 关键技术 | 第16-36页 |
| 2.1 虚拟化技术 | 第16-25页 |
| 2.1.1 虚拟化技术简述 | 第16-17页 |
| 2.1.2 关键虚拟化技术 | 第17-25页 |
| 2.1.2.1 CPU虚拟化 | 第17-22页 |
| 2.1.2.2 内存虚拟化技术 | 第22-24页 |
| 2.1.2.3 I/O虚拟化技术 | 第24-25页 |
| 2.2 微内核技术 | 第25-29页 |
| 2.2.1 Fiasco.OC介绍 | 第25-26页 |
| 2.2.2 L4Re架构 | 第26-27页 |
| 2.2.3 Fiasco微内核对象 | 第27-28页 |
| 2.2.4 Capbility | 第28-29页 |
| 2.3 ARM TrustZone技术 | 第29-34页 |
| 2.3.1 TrustZone简述 | 第29-30页 |
| 2.3.2 TrustZone硬件架构 | 第30-31页 |
| 2.3.3 TrustZone软件架构 | 第31-33页 |
| 2.3.4 ARM TrustZone的优势 | 第33-34页 |
| 2.4 本章小结 | 第34-36页 |
| 第3章 Microvisor总体设计 | 第36-52页 |
| 3.1 设计的原则 | 第36页 |
| 3.2 TEEI总体架构 | 第36-37页 |
| 3.3 Microvisor总体架构 | 第37-39页 |
| 3.4 Microvisor模块设计 | 第39-50页 |
| 3.4.1 vCPU设计 | 第39-43页 |
| 3.4.2 vMMU设计 | 第43-47页 |
| 3.4.2.1 直接模式 | 第43-44页 |
| 3.4.2.2 影子模式 | 第44-47页 |
| 3.4.3 I/O虚拟化设计 | 第47-48页 |
| 3.4.4 内核对象设计 | 第48页 |
| 3.4.5 通信机制 | 第48-50页 |
| 3.5 本章小结 | 第50-52页 |
| 第4章 Microvisor实现 | 第52-64页 |
| 4.1 vCPU实现 | 第52-57页 |
| 4.1.1 能力集管理 | 第52-56页 |
| 4.1.2 vCPU内部实现 | 第56-57页 |
| 4.2 vMMU虚拟化 | 第57-59页 |
| 4.3 I/O虚拟化 | 第59-60页 |
| 4.4 通信机制 | 第60-62页 |
| 4.5 本章小结 | 第62-64页 |
| 第5章 Microvisor测试 | 第64-72页 |
| 5.1 功能测试 | 第64-67页 |
| 5.2 性能测试 | 第67-70页 |
| 5.3 本章小结 | 第70-72页 |
| 第6章 总结与展望 | 第72-74页 |
| 6.1 本文总结 | 第72页 |
| 6.2 存在的不足 | 第72-73页 |
| 6.3 未来的展望 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 致谢 | 第78-79页 |
