摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-16页 |
1.1 课题背景及选题意义 | 第11-12页 |
1.2 国内外研究现状 | 第12-15页 |
1.3 本文的主要内容 | 第15-16页 |
第二章 雷达信号处理系统组成与信号传输架构 | 第16-26页 |
2.1 雷达信号处理系统的组成及任务 | 第16-18页 |
2.1.1 信号的采集与转换 | 第16-17页 |
2.1.2 信号预处理 | 第17页 |
2.1.3 脉冲压缩处理 | 第17页 |
2.1.4 DSP信号处理 | 第17-18页 |
2.2 雷达信号处理系统中实时性与传输带宽分析 | 第18-19页 |
2.3 雷达信号处理系统的信号传输架构 | 第19-21页 |
2.3.1 共享存储器结构 | 第19页 |
2.3.2 并行总线结构 | 第19-20页 |
2.3.3 点对点互连结构 | 第20-21页 |
2.4 基于高速串行互连的雷达信号处理系统总体设计 | 第21-25页 |
2.4.1 雷达信号处理系统中的高速串行互连 | 第21-22页 |
2.4.2 高速串行互连系统简介 | 第22-25页 |
2.4.3 高速串行互连系统中存在的问题 | 第25页 |
2.5 本章小结 | 第25-26页 |
第三章 雷达信号处理系统中造成信号抖动的原因分析 | 第26-42页 |
3.1 高速串行互连中的信号抖动的主要来源 | 第26页 |
3.2 高速串行互连通道的损耗对信号的影响 | 第26-33页 |
3.2.1 传输线效应 | 第27-29页 |
3.2.2 导体损耗与介质损耗 | 第29-30页 |
3.2.3 损耗引起信号抖动的仿真分析 | 第30-33页 |
3.3 高速串行互连通道中的过孔对信号的影响 | 第33-38页 |
3.3.1 过孔的反射分析 | 第33-34页 |
3.3.2 过孔对信号上升时间的影响 | 第34-35页 |
3.3.3 过孔引起信号抖动的仿真分析 | 第35-38页 |
3.4 不平衡差分对对信号的影响 | 第38-40页 |
3.4.1 引起差分信号不平衡的原因 | 第38页 |
3.4.2 差分不平衡引起信号抖动的仿真分析 | 第38-40页 |
3.5 高速串行互连的优化设计 | 第40-41页 |
3.5.1 叠层设计 | 第40-41页 |
3.5.2 互连线设计 | 第41页 |
3.6 本章小结 | 第41-42页 |
第四章 雷达信号处理系统中高速串行互连均衡技术的研究 | 第42-63页 |
4.1 均衡技术的研究 | 第42-43页 |
4.1.1 均衡的原理 | 第42-43页 |
4.1.2 均衡的分类 | 第43页 |
4.2 预加重与去加重 | 第43-45页 |
4.2.1 预加重与去加重的原理 | 第43-44页 |
4.2.2 仿真实验与结果分析 | 第44-45页 |
4.3 连续时间线性均衡 | 第45-50页 |
4.3.1 无源CTLE | 第45-48页 |
4.3.2 有源CTLE | 第48-50页 |
4.4 离散时间均衡 | 第50-55页 |
4.4.1 离散时间线性均衡 | 第51-52页 |
4.4.2 反馈判决均衡 | 第52-53页 |
4.4.3 基于LMS算法的自适应均衡器设计与仿真 | 第53-55页 |
4.5 均衡器的参数优化 | 第55-61页 |
4.5.1 内置均衡器原理 | 第55-57页 |
4.5.2 内置均衡器的仿真分析与参数选择 | 第57-61页 |
4.6 本章小结 | 第61-63页 |
第五章 高速串行信号的抖动分解技术研究 | 第63-74页 |
5.1 基于Tail-Fit算法的抖动分解 | 第63-65页 |
5.1.1 Tail-Fit算法原理 | 第63-64页 |
5.1.2 仿真分析 | 第64-65页 |
5.2 基于FFT算法的抖动分解 | 第65-67页 |
5.2.1 FFT算法原理 | 第65页 |
5.2.2 仿真分析 | 第65-67页 |
5.3 基于EEMD算法的抖动分解 | 第67-72页 |
5.3.1 EEMD算法原理 | 第67-69页 |
5.3.2 抖动分解的仿真分析 | 第69-72页 |
5.4 不同抖动分解算法的对比分析 | 第72-73页 |
5.5 本章小结 | 第73-74页 |
第六章 总结与展望 | 第74-75页 |
6.1 工作总结 | 第74页 |
6.2 工作展望 | 第74-75页 |
致谢 | 第75-76页 |
参考文献 | 第76-80页 |
攻读学位期间所发表的学术论文 | 第80-81页 |