磁浮通信系统中频模块多通道数字化设计与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 课题背景 | 第10-11页 |
| 1.2 磁浮通信系统中频模块研究现状 | 第11页 |
| 1.3 FPGA概述 | 第11-13页 |
| 1.3.1 FPGA的工作原理 | 第11-12页 |
| 1.3.2 FPGA芯片的内部结构 | 第12页 |
| 1.3.3 FPGA开发流程 | 第12-13页 |
| 1.4 本文主要工作及内容安排 | 第13-15页 |
| 第二章 二进制频移键控 | 第15-23页 |
| 2.1 2FSK信号的表达式及波形 | 第15-16页 |
| 2.2 2FSK信号的调制 | 第16-19页 |
| 2.3 2FSK信号的解调 | 第19-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 硬件模块电路设计 | 第23-43页 |
| 3.1 FPGA模块 | 第24-28页 |
| 3.1.1 FPGA配置电路及外部晶振 | 第24-26页 |
| 3.1.2 PCB去耦合电路 | 第26-28页 |
| 3.2 电源模块 | 第28-29页 |
| 3.3 DAC模块 | 第29-30页 |
| 3.4 射频变压器模块 | 第30页 |
| 3.5 T型网络衰减设计 | 第30-32页 |
| 3.6 滤波器模块 | 第32-33页 |
| 3.7 放大器设计 | 第33-34页 |
| 3.8 ADC模块 | 第34-35页 |
| 3.9 EMC设计 | 第35-41页 |
| 3.9.1 PCB板层的设置 | 第35-37页 |
| 3.9.2 PCB板布局与布线 | 第37-39页 |
| 3.9.3 不同类型地之间的连接 | 第39-40页 |
| 3.9.4 八通道之间的隔离 | 第40-41页 |
| 3.10 本章小结 | 第41-43页 |
| 第四章 软件模块电路设计 | 第43-63页 |
| 4.1 时钟模块设计 | 第43-44页 |
| 4.2 调制部分设计 | 第44-53页 |
| 4.2.1 数据同步单元设计 | 第45页 |
| 4.2.2 升余弦滚降滤波器设计 | 第45-50页 |
| 4.2.3 DDS模块设计 | 第50-53页 |
| 4.3 解调部分设计 | 第53-60页 |
| 4.3.1 混频单元设计 | 第55-56页 |
| 4.3.2 CIC抽取滤波器设计 | 第56-59页 |
| 4.3.3 基带判决模块设计 | 第59-60页 |
| 4.4 使用ChipScope Pro调试程序 | 第60-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 系统测试与分析 | 第63-72页 |
| 5.1 系统实现 | 第63页 |
| 5.2 实物测试与结果分析 | 第63-71页 |
| 5.2.1 调制模块测试 | 第64-66页 |
| 5.2.2 解调模块测试 | 第66-68页 |
| 5.2.3 误码率测试 | 第68-70页 |
| 5.2.4 中频模块延时性能测试 | 第70-71页 |
| 5.3 本章小结 | 第71-72页 |
| 第六章 总结及展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间取得的研究成果 | 第76-77页 |
