摘要 | 第5-6页 |
abstract | 第6-7页 |
缩略语表 | 第14-16页 |
第一章 绪论 | 第16-22页 |
1.1 研究工作的背景与意义 | 第16-19页 |
1.2 RapidIO的国内外研究历史与现状 | 第19-20页 |
1.2.1 国外发展和研究现状 | 第19-20页 |
1.2.2 国内发展和研究现状 | 第20页 |
1.3 本文的主要工作内容及结构安排 | 第20-22页 |
第二章 RapidIO协议及实现平台 | 第22-36页 |
2.1 RapidIO协议研究 | 第22-31页 |
2.1.1 RapidIO协议结构 | 第22-23页 |
2.1.2 RapidIO操作流程 | 第23-24页 |
2.1.3 RapidIO包格式 | 第24-25页 |
2.1.4 RapidIO各层协议结构及功能 | 第25-31页 |
2.1.4.1 逻辑层协议 | 第25-27页 |
2.1.4.2 传输层协议 | 第27-28页 |
2.1.4.3 物理层协议 | 第28-31页 |
2.2 ATCA平台及其结构 | 第31-35页 |
2.2.1 ATCA规范及其特点 | 第32页 |
2.2.2 ATCA平台构成 | 第32-35页 |
2.2.2.1 刀片式板卡 | 第33-34页 |
2.2.2.2 背板 | 第34-35页 |
2.3 本章小结 | 第35-36页 |
第三章 基于FPGA的点对点串行RapidIO链路设计与测试 | 第36-65页 |
3.1 串行RapidIO端点实现方案 | 第36-41页 |
3.1.1 课题需求分析 | 第36-37页 |
3.1.2 FPGA结构分析 | 第37-40页 |
3.1.2.1 GTX transceiver硬核 | 第38-39页 |
3.1.2.2 串行RapidIO端点IP核 | 第39-40页 |
3.1.3 实现方案 | 第40-41页 |
3.1.3.1 实现的特征集 | 第40-41页 |
3.1.3.2 采用Xilinx的SRIO端点解决方案 | 第41页 |
3.2 基于IP核的串行RapidIO链路设计 | 第41-49页 |
3.2.1 SRIO端点IP核的制定 | 第41-42页 |
3.2.2 用户接.设计 | 第42-49页 |
3.2.2.1 SRIO端点IP核的接.特性 | 第43-44页 |
3.2.2.2 基于异步FIFO的跨时钟域接.设计 | 第44-48页 |
3.3.2.3 数据总线到AXI4-Stream接.的映射 | 第48-49页 |
3.3 功能验证及性能测试 | 第49-64页 |
3.3.1 SRIO端点IP核功能仿真 | 第49-53页 |
3.3.1.1 仿真平台 | 第50-51页 |
3.3.1.2 SRIO事务操作验证 | 第51-53页 |
3.3.2 板上实测 | 第53-64页 |
3.3.2.1 测试方法 | 第53页 |
3.3.2.2 GTX transceiver测试 | 第53-57页 |
3.3.2.3 串行RapidIO链路调试及性能测试 | 第57-64页 |
3.4 本章小结 | 第64-65页 |
第四章 基于RapidIO交换芯片的链路设计与测试 | 第65-85页 |
4.1 RapidIO交换芯片介绍 | 第65-66页 |
4.2 基于CPS-1848的单板内RapidIO链路设计与测试 | 第66-70页 |
4.2.1 单板内1848的配置 | 第67页 |
4.2.2 单板内RapidIO链路测试验证 | 第67-70页 |
4.2.2.1 1848路由转发功能验证 | 第68-69页 |
4.2.2.2 1848操作延迟测试 | 第69-70页 |
4.3 基于CPS-1848的跨ATCA背板RapidIO链路设计与测试 | 第70-84页 |
4.3.1 单板与背板间的连接关系设计 | 第71-72页 |
4.3.2 跨背板传输1848的配置 | 第72-73页 |
4.3.3 跨背板RapidIO链路验证及性能测试 | 第73-84页 |
4.3.3.1 链路连通性测试 | 第73-74页 |
4.3.3.2 链路性能测试 | 第74-84页 |
4.4 本章小结 | 第84-85页 |
第五章 全文总结与展望 | 第85-87页 |
5.1 全文总结 | 第85页 |
5.2 后续工作展望 | 第85-87页 |
致谢 | 第87-88页 |
参考文献 | 第88-90页 |
攻读硕士学位期间参与的项目 | 第90-91页 |