| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-10页 |
| 1.1 研究背景及意义 | 第8页 |
| 1.2 TFT-LCD 控制电路的研究现状 | 第8-9页 |
| 1.3 本文研究的主要内容 | 第9-10页 |
| 第二章 SOPC 系统设计的技术背景 | 第10-19页 |
| 2.1 SOC 与SOPC | 第10-11页 |
| 2.1.1 SOC | 第10页 |
| 2.1.2 SOPC | 第10-11页 |
| 2.2 IP 核 | 第11-12页 |
| 2.3 AVALON 总线 | 第12-14页 |
| 2.3.1 Avalon 总线结构 | 第12-13页 |
| 2.3.2 突发传输 | 第13-14页 |
| 2.4 HAL 系统库 | 第14-15页 |
| 2.5 NIOS Ⅱ 处理器系统 | 第15-18页 |
| 2.5.1 Nios Ⅱ 软核嵌入式处理器 | 第15-16页 |
| 2.5.2 Nios Ⅱ IDE 工程结构 | 第16-17页 |
| 2.5.3 SOPC 设计流程与自定义逻辑 | 第17-18页 |
| 2.6 本章小结 | 第18-19页 |
| 第三章 LCD 图层叠加显示系统的总体设计 | 第19-23页 |
| 3.1 FPGA 器件选择 | 第19页 |
| 3.2 缓存器件选择 | 第19-20页 |
| 3.3 总体设计 | 第20-22页 |
| 3.4 本章小结 | 第22-23页 |
| 第四章 LCD 图层叠加显示系统的详细设计 | 第23-43页 |
| 4.1 图层叠加显示IP 的SLAVE 模块 | 第23-27页 |
| 4.1.1 Slave 端口的Avalon 总线信号 | 第25-26页 |
| 4.1.2 图层控制信号 | 第26页 |
| 4.1.3 LCD 时序寄存器组 | 第26-27页 |
| 4.1.4 场同步信号 | 第27页 |
| 4.2 图层叠加显示IP 的MASTER 模块 | 第27-30页 |
| 4.2.1 Master 端口的Avalon 总线信号 | 第28-29页 |
| 4.2.2 同步FIFO 信号 | 第29页 |
| 4.2.3 Slave 端口的控制信号与场同步信号 | 第29-30页 |
| 4.3 同步FIFO | 第30页 |
| 4.4 颜色拆分模块 | 第30-31页 |
| 4.5 图层混合模块 | 第31-40页 |
| 4.5.1 图层参数预处理模块 | 第32-35页 |
| 4.5.2 混合层校正模块 | 第35-38页 |
| 4.5.3 混合运算模块 | 第38-40页 |
| 4.6 异步FIFO 与时序模块 | 第40-42页 |
| 4.7 本章小结 | 第42-43页 |
| 第五章 LCD 叠加显示系统的测试 | 第43-52页 |
| 5.1 时序模块功能仿真 | 第43-44页 |
| 5.2 SOPC 平台搭建 | 第44-47页 |
| 5.3 软件控制程序设计 | 第47-51页 |
| 5.3.1 Nios Ⅱ 软件开发环境 | 第47页 |
| 5.3.2 软件程序的具体设计 | 第47-51页 |
| 5.4 本章小结 | 第51-52页 |
| 第六章 总结与展望 | 第52-53页 |
| 6.1 本文总结 | 第52页 |
| 6.2 工作展望 | 第52-53页 |
| 参考文献 | 第53-56页 |
| 攻读硕士期间发表的论文 | 第56-57页 |
| 致谢 | 第57-58页 |
| 详细摘要 | 第58-62页 |
