| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第1章 绪论 | 第9-18页 |
| 1.1 课题背景及研究意义 | 第9-13页 |
| 1.1.1 辐射效应 | 第9-10页 |
| 1.1.2 单粒子效应对存储器影响 | 第10-13页 |
| 1.2 存储器抗辐射加固方法 | 第13-15页 |
| 1.3 国内外发展现状 | 第15-16页 |
| 1.4 本文主要研究内容 | 第16-18页 |
| 第2章 线性分组码概述 | 第18-34页 |
| 2.1 线性分组码 | 第18-26页 |
| 2.1.1 线性分组码编码 | 第18-20页 |
| 2.1.2 线性分组码纠检错能力 | 第20-22页 |
| 2.1.3 查表译码 | 第22-26页 |
| 2.2 汉明码 | 第26-28页 |
| 2.3 BCH 码 | 第28-33页 |
| 2.3.1 二元域多项式 | 第28-30页 |
| 2.3.2 循环码 | 第30-32页 |
| 2.3.3 BCH 码构造 | 第32-33页 |
| 2.4 本章小结 | 第33-34页 |
| 第3章 EDAC 电路设计 | 第34-47页 |
| 3.1 系统结构设计 | 第34-36页 |
| 3.2 外部存储器控制器设计 | 第36-38页 |
| 3.3 EDAC 电路实现 | 第38-46页 |
| 3.3.1 基于 BCH 码 EDAC 编解码电路实现 | 第38-42页 |
| 3.3.2 EDAC 控制器设计 | 第42-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第4章 外部存储器控制器 EDAC 电路验证 | 第47-59页 |
| 4.1 基于 LEON3 处理器 SOC 平台简介 | 第47-50页 |
| 4.1.1 SoC 验证平台搭建 | 第47-50页 |
| 4.1.2 验证过程 | 第50页 |
| 4.2 编解码电路单独验证 | 第50-51页 |
| 4.3 EDAC 电路系统验证 | 第51-57页 |
| 4.3.1 32 位读写操作验证 | 第52-53页 |
| 4.3.2 8 位和 16 位写操作验证 | 第53-56页 |
| 4.3.3 错误纠正回写功能验证 | 第56-57页 |
| 4.4 具有错误探测与纠正功能 EMC 综合 | 第57-58页 |
| 4.5 本章小结 | 第58-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-66页 |
| 致谢 | 第66页 |