| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第1章 引言 | 第11-20页 |
| 1.1 研究背景与意义 | 第11-16页 |
| 1.1.1 低功耗高效能的片上多核处理器研究 | 第11-13页 |
| 1.1.2 “以数据为中心”的系统设计 | 第13-16页 |
| 1.2 研究内容和主要贡献 | 第16-18页 |
| 1.2.1 研究内容 | 第16-17页 |
| 1.2.2 主要贡献 | 第17-18页 |
| 1.3 论文组织结构 | 第18-20页 |
| 第2章 相关工作 | 第20-26页 |
| 2.1 定制化的系统结构设计与优化 | 第20-21页 |
| 2.2 硬件支持的消息传递 | 第21-22页 |
| 2.3 计算趋近数据的设计 | 第22-24页 |
| 2.4 推测多线程在CMP上的实现和线程调度优化 | 第24-26页 |
| 第3章 针对Stencil计算的软硬件协同优化 | 第26-48页 |
| 3.1 问题描述 | 第26-29页 |
| 3.2 软硬件协同优化平台 | 第29-31页 |
| 3.3 针对Stencil计算的软硬件协同优化过程和实现 | 第31-40页 |
| 3.3.1 定制化的浮点SIMD指令 | 第31-33页 |
| 3.3.2 软件优化 | 第33-37页 |
| 3.3.3 内存带宽优化 | 第37-38页 |
| 3.3.4 DMA结合片上存储优化 | 第38-40页 |
| 3.4 性能与功耗评估 | 第40-46页 |
| 3.4.1 仿真环境和测试用例 | 第40页 |
| 3.4.2 各个优化策略的性能、功耗和面积比较 | 第40-43页 |
| 3.4.3 芯片面积和能效性分析 | 第43-45页 |
| 3.4.4 与x86及其他平台的比较 | 第45-46页 |
| 3.5 本章小结 | 第46-48页 |
| 第4章 硬件支持的片上消息传递机制 | 第48-71页 |
| 4.1 问题描述 | 第48-51页 |
| 4.2 片上消息传递机制硬件设计与实现 | 第51-59页 |
| 4.2.1 集成硬件消息引擎的CMP结构 | 第51-52页 |
| 4.2.2 消息引擎的结构设计 | 第52-53页 |
| 4.2.3 消息的类型划分与消息包格式 | 第53-56页 |
| 4.2.4 消息引擎的实现 | 第56-59页 |
| 4.3 片上消息传递机制性能优化 | 第59-63页 |
| 4.3.1 不同大小消息传输过程 | 第59-61页 |
| 4.3.2 聚合通信的优化 | 第61-63页 |
| 4.4 片上消息传递机制仿真与评估 | 第63-69页 |
| 4.4.1 仿真平台构建 | 第63-64页 |
| 4.4.2 性能评估 | 第64-69页 |
| 4.5 本章小结 | 第69-71页 |
| 第5章 “计算趋近数据”的InPlace计算模式 | 第71-104页 |
| 5.1 问题描述 | 第71-74页 |
| 5.2 InPlace计算模型 | 第74-83页 |
| 5.2.1 InPlace计算模型描述 | 第74-77页 |
| 5.2.2 片上不规则数据访问性能模型 | 第77-80页 |
| 5.2.3 InPlace计算模式适用性 | 第80-83页 |
| 5.3 InPlace模式具体设计与优化 | 第83-89页 |
| 5.3.1 支持InPlace模式的CMP结构和硬件支持的消息编程接口 | 第83-85页 |
| 5.3.2 负载均衡 | 第85-87页 |
| 5.3.3 片上Scratchpad存储片的分布 | 第87-89页 |
| 5.4 实验评估 | 第89-103页 |
| 5.4.1 实验方法 | 第89-90页 |
| 5.4.2 性能评估 | 第90-101页 |
| 5.4.3 讨论 | 第101-103页 |
| 5.5 本章小结 | 第103-104页 |
| 第6章 “以数据为中心”的推测多线程调度 | 第104-128页 |
| 6.1 问题描述 | 第104-106页 |
| 6.2 推测多线程介绍和性能分析模型 | 第106-109页 |
| 6.2.1 推测多线程机制介绍 | 第106-108页 |
| 6.2.2 推测多线程性能分析模型 | 第108-109页 |
| 6.3 兼容设计的TLS软硬件执行机制 | 第109-116页 |
| 6.3.1 TLS硬件扩展 | 第110-113页 |
| 6.3.2 推测多线程软件生成框架 | 第113-115页 |
| 6.3.3 TLS模式和非TLS模式切换 | 第115页 |
| 6.3.4 对TLS机制的能效优化 | 第115-116页 |
| 6.4 “以数据为中心”的推测多线程调度 | 第116-121页 |
| 6.4.1 TLS在大规模CMP上的数据访问瓶颈 | 第116-118页 |
| 6.4.2 “以数据为中心”的推测多线程调度策略 | 第118页 |
| 6.4.3 用于推测多线程执行的核数目 | 第118-119页 |
| 6.4.4 推测多线程调度策略 | 第119-121页 |
| 6.5 实验和评估 | 第121-126页 |
| 6.5.1 TLS支持的CMP平台构建 | 第121-123页 |
| 6.5.2 扩展SESC对推测多线程机制支持 | 第123-124页 |
| 6.5.3 测试程序 | 第124页 |
| 6.5.4 实验评估 | 第124-126页 |
| 6.6 本章小结 | 第126-128页 |
| 第7章 全文工作总结和未来工作 | 第128-131页 |
| 7.1 全文工作总结 | 第128-129页 |
| 7.2 未来工作 | 第129-131页 |
| 参考文献 | 第131-141页 |
| 致谢 | 第141-142页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第142-144页 |