| 摘要 | 第5-7页 |
| ABSTRACT | 第7-8页 |
| 缩略词表 | 第13-14页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 研究工作的背景与意义 | 第14-16页 |
| 1.2 余数系统的国内外研究历史与现状 | 第16-17页 |
| 1.3 本文的主要研究内容与创新 | 第17-18页 |
| 1.4 本论文的结构安排 | 第18-19页 |
| 第二章 余数系统的基础知识与相关理论 | 第19-25页 |
| 2.1 传统数值系统 | 第19-20页 |
| 2.1.1 固定基系统 | 第19-20页 |
| 2.1.2 混合基系统 | 第20页 |
| 2.2 余数系统 | 第20页 |
| 2.3 余数系统与二进制系统间的转换 | 第20-23页 |
| 2.3.1 中国剩余定理转换 | 第21页 |
| 2.3.2 混合基转换 | 第21-23页 |
| 2.4 余数系统的并行性与优势 | 第23-24页 |
| 2.5 本章小结 | 第24-25页 |
| 第三章 余数系统中模加单元设计 | 第25-61页 |
| 3.1 性能评估方法 | 第25-26页 |
| 3.2 二进制前缀加法单元与模加单元相关理论 | 第26-32页 |
| 3.2.1 二进制前缀加法单元的相关理论 | 第26-31页 |
| 3.2.2 模加法单元的相关理论 | 第31-32页 |
| 3.3 模2~n+2~p±1模加单元的通用设计 | 第32-33页 |
| 3.4 模2~n+2~p+1模加单元设计 | 第33-49页 |
| 3.4.1 模2~n+2~p+1模加单元设计理论 | 第34-45页 |
| 3.4.1.1 模2~n+2~p+1模加单元数据预处理设计 | 第35-39页 |
| 3.4.1.2 模2~n+2~p+1模加单元进位生成修正单元设计 | 第39-43页 |
| 3.4.1.3 模2~n+2~p+1模加单元求和处理单元设计 | 第43-45页 |
| 3.4.2 模2~n+2~p+1模加单元电路设计 | 第45-48页 |
| 3.4.3 模2~n+2~p+1模加单元电路性能对比 | 第48-49页 |
| 3.5 模2~n+2~p-1模加单元设计 | 第49-60页 |
| 3.5.1 模2~n+2~p-1模加单元设计理论 | 第49-57页 |
| 3.5.1.1 模2~n+2~p-1模加单元数据预处理设计 | 第50-52页 |
| 3.5.1.2 模2~n+2~p-1模加单元进位生成修正单元设计 | 第52-56页 |
| 3.5.1.3 模2~n+2~p-1模加单元求和处理单元设计 | 第56-57页 |
| 3.5.2 模2~n+2~p-1模加单元电路设计 | 第57-59页 |
| 3.5.3 模2~n+2~p-1模加单元电路性能对比 | 第59-60页 |
| 3.6 本章小结 | 第60-61页 |
| 第四章 余数系统中模乘单元设计 | 第61-82页 |
| 4.1 本章所用引理及其证明 | 第61-63页 |
| 4.2 性能均衡的模2~n-2~p+1模乘单元设计 | 第63-70页 |
| 4.2.1 性能均衡的模2~n-2~p+1模乘单元设计理论 | 第63-67页 |
| 4.2.2 性能均衡的模2~n-2~p+1模乘单元电路设计 | 第67-69页 |
| 4.2.3 性能均衡的模2~n-2~p+1模乘单元电路性能对比 | 第69-70页 |
| 4.3 高速模2~n-2~p+1模乘单元设计 | 第70-81页 |
| 4.3.1 布斯乘法算法理论介绍 | 第70-73页 |
| 4.3.2 高速模2~n-2~p+1模乘单元设计理论 | 第73-79页 |
| 4.3.3 高速模2~n-2~p+1模乘单元电路设计 | 第79页 |
| 4.3.4 高速模2~n-2~p+1模乘单元电路性能对比 | 第79-81页 |
| 4.4 本章小结 | 第81-82页 |
| 第五章 测试自动化环境与电路综合分析 | 第82-89页 |
| 5.1 测试综合自动化环境搭建 | 第82-84页 |
| 5.2 电路综合分析 | 第84-88页 |
| 5.2.1 模2~n+2~p±1模加单元电路综合性能分析 | 第85-86页 |
| 5.2.2 模2~n-2~p+1模乘单元电路综合性能分析 | 第86-88页 |
| 5.3 本章小结 | 第88-89页 |
| 第六章 总结与展望 | 第89-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-97页 |
| 攻硕期间取得的研究成果 | 第97-98页 |
