基于FPGA的串联谐振逆变器斩波调功的研究与实现
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 感应加热原理 | 第10-11页 |
| 1.2 国内外的研究现状 | 第11-13页 |
| 1.3 感应加热发展趋势 | 第13-14页 |
| 1.4 本文主要研究内容 | 第14-15页 |
| 第2章 感应加热电源的拓扑及调功分析 | 第15-32页 |
| 2.1 感应加热电源的主电路构成 | 第15-16页 |
| 2.2 谐振电路的分析 | 第16-19页 |
| 2.2.1 串联谐振 | 第16-18页 |
| 2.2.2 并联谐振 | 第18-19页 |
| 2.3 电压型和电流型谐振逆变器的比较分析 | 第19-21页 |
| 2.4 软开关技术 | 第21-23页 |
| 2.5 串联谐振感应电源常用功率调节方法 | 第23-31页 |
| 2.5.1 直流侧调功方法 | 第23-24页 |
| 2.5.2 逆变侧调功方法 | 第24-31页 |
| 2.6 本文方案确定 | 第31-32页 |
| 第3章 基于FPGA逆变斩波脉冲信号的形成 | 第32-49页 |
| 3.1 FPGA技术简介 | 第32-34页 |
| 3.1.1 FPGA的发展及应用 | 第32页 |
| 3.1.2 FPGA开发流程 | 第32-34页 |
| 3.1.3 Verilog HDL简介 | 第34页 |
| 3.2 锁相环控制电路 | 第34-40页 |
| 3.2.1 锁相环的工作原理 | 第34-35页 |
| 3.2.2 模拟锁相环技术 | 第35-36页 |
| 3.2.3 数字锁相环的设计 | 第36-38页 |
| 3.2.4 数字锁相环的仿真与验证 | 第38-40页 |
| 3.3 延时补偿模块 | 第40-42页 |
| 3.4 死区形成模块 | 第42-44页 |
| 3.5 触发脉冲控制模块 | 第44-46页 |
| 3.6 起动模块 | 第46-48页 |
| 3.7 本章小结 | 第48-49页 |
| 第4章 FPGA外围电路的研究与设计 | 第49-53页 |
| 4.1 过零检测电路 | 第49-50页 |
| 4.2 保护电路 | 第50-51页 |
| 4.2.1 过流保护电路 | 第50-51页 |
| 4.2.2 过热保护电路 | 第51页 |
| 4.3 控制电路系统电源的参数选择 | 第51页 |
| 4.4 本章小结 | 第51-53页 |
| 第5章 系统仿真与实验结果 | 第53-61页 |
| 5.1 控制电路系统的仿真 | 第53-56页 |
| 5.2 实验结果与分析 | 第56-60页 |
| 5.3 本章小结 | 第60-61页 |
| 第6章 结论与展望 | 第61-63页 |
| 6.1 结论 | 第61-62页 |
| 6.2 展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 附录 | 第66-71页 |
| 致谢 | 第71-72页 |
| 攻读学位期间取得的科研成果 | 第72页 |
