摘要 | 第5-6页 |
Abstract | 第6页 |
专用术语注释表 | 第9-10页 |
第一章 绪论 | 第10-17页 |
1.1 引言 | 第10-11页 |
1.2 选题的意义和背景 | 第11-15页 |
1.2.1 RFID 背景 | 第11-12页 |
1.2.2 RFID 国内外发展现状 | 第12-13页 |
1.2.3 阅读器的发展趋势 | 第13页 |
1.2.4 RFID 系统的频段和应用领域 | 第13-15页 |
1.3 本文的主要研究内容 | 第15-17页 |
1.3.1 论文的主要工作 | 第15页 |
1.3.2 论文结构安排 | 第15-17页 |
第二章 系统设计方案 | 第17-26页 |
2.1 RFID 系统结构 | 第17-19页 |
2.1.1 RFID 阅读器结构 | 第17-18页 |
2.1.2 RFID 标签结构 | 第18-19页 |
2.2 RFID 协议标准 | 第19-22页 |
2.2.1 RFID 标准机构与体系结构 | 第19-20页 |
一、RFID 国际标准机构 | 第19页 |
二、RFID 标准的体系结构 | 第19-20页 |
2.2.2 RFID 标准现状 | 第20-22页 |
2.3 系统设计 | 第22-25页 |
2.3.1 整体框架设计 | 第22-23页 |
2.3.2 时序图设计 | 第23-25页 |
2.4 本章小结 | 第25-26页 |
第三章 控制模块及微矫正电路设计 | 第26-37页 |
3.1 控制模块设计 | 第26-30页 |
3.1.1 时序状态机 | 第26-28页 |
3.1.2 控制模块的基本原理 | 第28-29页 |
3.1.3 控制器仿真实现 | 第29-30页 |
3.2 分频模块 | 第30-32页 |
3.2.1 分频器意义 | 第30-31页 |
3.2.2 分频原理 | 第31-32页 |
3.2.3 分频器仿真实现 | 第32页 |
3.3 波形微矫正模块 | 第32-36页 |
3.3.1 占空比矫正 | 第33-34页 |
3.3.2 频率矫正 | 第34-36页 |
3.4 本章小结 | 第36-37页 |
第四章 处理器模块设计 | 第37-57页 |
4.1 FM0 译码模块设计 | 第37-40页 |
4.1.1 基带数据的 FM0 编码格式 | 第37-38页 |
4.1.2 T=>R 过程 FM0 前同步码 | 第38-39页 |
4.1.3 FM0 解码实现 | 第39-40页 |
4.2 Miller 译码模块设计 | 第40-43页 |
4.2.1 基带数据的 Miller 编码格式 | 第40-42页 |
4.2.2 T=>R 过程 Miller 前同步码 | 第42-43页 |
4.2.3 Miller 解码实现 | 第43页 |
4.3 数据帧处理单元 | 第43-49页 |
4.3.1 数据截获机 | 第44-46页 |
4.3.2 串/并转换器 | 第46-47页 |
4.3.3 串/并转换器仿真实现 | 第47-49页 |
4.4 CRC 校验模块设计 | 第49-56页 |
4.4.1 CRC 校验的基本原理 | 第49-50页 |
4.4.2 CRC 校验的设计 | 第50-53页 |
4.4.3 串并结合算法原理 | 第53-55页 |
4.4.4 CRC 校验仿真实现 | 第55-56页 |
4.5 本章小结 | 第56-57页 |
第五章 用 ISE14.3 开发 FPGA | 第57-65页 |
5.1 FPGA 软件开发环境 ISE 套件 | 第57-58页 |
5.1.1 ISE 简要介绍 | 第57页 |
5.1.2 ISE 功能简介 | 第57-58页 |
5.2 系统模型封装 | 第58-59页 |
5.2.1 Xilinx IP Core 的使用 | 第58-59页 |
5.3 基于 ISE 的系统模块开发流程 | 第59-64页 |
5.3.1 基于 Xilinx XST 的综合 | 第59-61页 |
5.3.2 基于 ISE 的系统仿真测试 | 第61-64页 |
5.4 本章小结 | 第64-65页 |
第六章 总结与展望 | 第65-67页 |
6.1 总结 | 第65页 |
6.2 展望 | 第65-67页 |
参考文献 | 第67-69页 |
附录1 攻读硕士学位期间撰写的论文 | 第69-70页 |
致谢 | 第70页 |