| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第1章 引言 | 第7-16页 |
| 1.1 电子设计自动化概述 | 第7-10页 |
| 1.2 现场可编程逻辑阵列 | 第10-13页 |
| 1.2.1 FPGA的计算机辅助流程 | 第11-13页 |
| 1.3 研究背景和主要贡献 | 第13-15页 |
| 1.4 论文组织 | 第15-16页 |
| 第2章 传统工艺映射的优化算法 | 第16-29页 |
| 2.1 基础知识 | 第16-21页 |
| 2.1.1 工艺无关的逻辑网表 | 第16-17页 |
| 2.1.2 面向LUT单元的结构化工艺映射 | 第17-19页 |
| 2.1.3 基于布尔匹配的工艺映射优化 | 第19-21页 |
| 2.2 现有的相关算法 | 第21-28页 |
| 2.2.1 基于优先级分割的If Mapper | 第21-23页 |
| 2.2.2 基于SOP平衡树的AIG网表优化算法 | 第23-26页 |
| 2.2.3 基于布尔可满足性的SAT-BM布尔匹配算法 | 第26-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第3章 基于AIG库的工艺无关网表延时优化 | 第29-51页 |
| 3.1 研究动机 | 第29-31页 |
| 3.2 基于AIG库的工艺无关网表优化基本流程 | 第31-32页 |
| 3.3 面向AIG库的查找表内存模型 | 第32-33页 |
| 3.4 快速准函数分类算法 | 第33-35页 |
| 3.5 基于AIG库的工艺无关网表优化算法 | 第35-36页 |
| 3.6 过滤策略 | 第36-41页 |
| 3.6.1 传统过滤方法——基于布尔函数导向的过滤策略 | 第37-38页 |
| 3.6.2 本文过滤方法——基于AIG结构导向的过滤策略 | 第38-41页 |
| 3.7 使用方法 | 第41-45页 |
| 3.7.1 相关命令介绍 | 第41-43页 |
| 3.7.2 构建一个8输入的AIG结构库 | 第43页 |
| 3.7.3 优化AIG大小 | 第43-45页 |
| 3.8 LUT工艺映射的时序优化实验结果 | 第45-49页 |
| 3.8.1 过滤库的优化效果分析 | 第45-48页 |
| 3.8.2 不同输入大小的AIG库优化效果 | 第48-49页 |
| 3.8.3 单次优化和迭代优化的优化效果比较 | 第49页 |
| 3.9 本章小结 | 第49-51页 |
| 第4章 基于布尔匹配的工艺映射优化研究 | 第51-64页 |
| 4.1 研究动机 | 第51-52页 |
| 4.2 基于预判满足性的布尔匹配算法流程 | 第52-55页 |
| 4.3 引入准函数分类的布尔匹配算——FC-BM | 第55-58页 |
| 4.3.1 优化布隆过滤器大小的基本策略 | 第55-57页 |
| 4.3.2 FC-BM对布尔匹配算法的优化原理 | 第57页 |
| 4.3.3 函数归一化算法选择——准NPN分类 | 第57-58页 |
| 4.4 基于函数分类和哈希表的布尔匹配算法——FH-BM | 第58-59页 |
| 4.5 LUT面积优化实验结果 | 第59-62页 |
| 4.5.1 电路逻辑再综合 | 第59-61页 |
| 4.5.2 面积优化实验结果 | 第61-62页 |
| 4.6 本章小结 | 第62-64页 |
| 第5章 总结与展望 | 第64-66页 |
| 5.1 总结 | 第64-65页 |
| 5.2 展望 | 第65-66页 |
| 参考文献 | 第66-69页 |
| 在学期间的研究成果及发表的论文 | 第69-70页 |
| 致谢 | 第70-71页 |
