动态可重构的基带调制解调器设计
| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第7-10页 |
| 1.1 课题背景及研究意义 | 第7-8页 |
| 1.2 动态可重构技术发展和现状 | 第8-9页 |
| 1.3 论文结构安排 | 第9-10页 |
| 2 DQPSK、DBPSK和GMSK调制解调原理 | 第10-19页 |
| 2.1 DQPSK、DBPSK调制解调原理 | 第10-14页 |
| 2.1.1 DQPSK和DBPSK调制原理 | 第10-11页 |
| 2.1.2 无符号间串扰设计 | 第11-12页 |
| 2.1.3 DQPSK解调原理 | 第12-13页 |
| 2.1.4 DBPSK解调原理 | 第13-14页 |
| 2.2 GMSK调制解调原理 | 第14-16页 |
| 2.2.1 GMSK调制原理 | 第14-15页 |
| 2.2.2 GMSK解调原理 | 第15-16页 |
| 2.3 多速率信号处理 | 第16-17页 |
| 2.4 DDS工作原理 | 第17-18页 |
| 2.5 本章总结 | 第18-19页 |
| 3 载波同步和定时同步 | 第19-28页 |
| 3.1 载波同步 | 第19-21页 |
| 3.2 定时同步 | 第21-27页 |
| 3.2.1 定时同步原理 | 第21-26页 |
| 3.2.2 多相滤波器设计 | 第26-27页 |
| 3.3 本章总结 | 第27-28页 |
| 4 系统FPGA实现 | 第28-47页 |
| 4.1 伪随机序列输入 | 第28-29页 |
| 4.2 高斯白噪声的产生 | 第29-31页 |
| 4.3 (2,1,7)卷积编码 | 第31-32页 |
| 4.4 维特比译码 | 第32-33页 |
| 4.5 DQPSK,DBPSK调制解调 | 第33-36页 |
| 4.5.1 DQPSK,DBPSK调制 | 第33-36页 |
| 4.5.2 DQPSK、DBPSK解调 | 第36页 |
| 4.6 GMSK调制解调 | 第36-40页 |
| 4.6.1 GMSK调制 | 第36-40页 |
| 4.6.2 GMSK解调 | 第40页 |
| 4.7 变速率信号处理 | 第40-42页 |
| 4.7.1 内插滤波器的设计 | 第40-41页 |
| 4.7.2 抽取滤波器的设计 | 第41-42页 |
| 4.8 正交调制解调 | 第42页 |
| 4.9 载波同步FPGA实现 | 第42-44页 |
| 4.10 定时同步FPGA实现 | 第44-45页 |
| 4.11 组帧和解帧 | 第45-46页 |
| 4.12 本章总结 | 第46-47页 |
| 5 动态部分可重构 | 第47-64页 |
| 5.1 模块划分 | 第48-52页 |
| 5.2 嵌入式系统开发 | 第52-54页 |
| 5.3 用户自定义IP核开发 | 第54-56页 |
| 5.4 PlanAhead工程 | 第56-60页 |
| 5.5 动态部分可重构的测试 | 第60-62页 |
| 5.6 系统性能测试 | 第62-63页 |
| 5.7 本章总结 | 第63-64页 |
| 6 总结与展望 | 第64-65页 |
| 致谢 | 第65-66页 |
| 参考文献 | 第66-68页 |
