| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-11页 |
| 1.1 课题的研究背景及意义 | 第8页 |
| 1.2 课题的技术国内外研究现状 | 第8-10页 |
| 1.2.1 数字波束形成技术的国内外研究现状 | 第8-9页 |
| 1.2.2 FPGA技术的发展现状 | 第9-10页 |
| 1.3 论文的主要工作和内容安排 | 第10-11页 |
| 2 DBF多波束雷达信号处理系统的相关理论 | 第11-30页 |
| 2.1 数字正交解调算法 | 第11-16页 |
| 2.1.1 奈奎斯特采样理论 | 第11-12页 |
| 2.1.2 带通采样定理 | 第12-13页 |
| 2.1.3 基于多相滤波的数字正交解调 | 第13-16页 |
| 2.2 数字波束形成算法 | 第16-21页 |
| 2.2.1 阵列信号模型 | 第16-18页 |
| 2.2.2 数字波束形成算法 | 第18-19页 |
| 2.2.3 和差比幅测角算法 | 第19-21页 |
| 2.3 基于二相编码的匹配滤波器算法及MTD算法 | 第21-29页 |
| 2.3.1 匹配滤波器算法 | 第21-23页 |
| 2.3.2 二相编码的匹配滤波器算法 | 第23-26页 |
| 2.3.3 MTD算法 | 第26-29页 |
| 2.4 本章小结 | 第29-30页 |
| 3 数字信号处理系统方案设计 | 第30-41页 |
| 3.1 数字信号处理系统设计指标 | 第30页 |
| 3.2 信号处理算法总体方案 | 第30页 |
| 3.3 系统参数设计 | 第30-35页 |
| 3.3.1 天线阵元及数字波束参数设计 | 第30-31页 |
| 3.3.2 AD数据采集模块参数设计 | 第31页 |
| 3.3.3 幅相校准模块参数设计 | 第31-33页 |
| 3.3.4 脉冲压缩模块参数设计 | 第33-34页 |
| 3.3.5 MTD算法模块参数设计 | 第34-35页 |
| 3.4 硬件总体方案 | 第35-36页 |
| 3.5 ADC芯片的选择与设计 | 第36-38页 |
| 3.5.1 ADC芯片选取 | 第36页 |
| 3.5.2 ADS4449特点 | 第36-38页 |
| 3.6 FPGA芯片的选择与设计 | 第38-39页 |
| 3.6.1 FPGA芯片选取 | 第38页 |
| 3.6.2 Virtex-7系列FPGA性能 | 第38-39页 |
| 3.7 CPLD芯片的选择与设计 | 第39-40页 |
| 3.8 本章小结 | 第40-41页 |
| 4 DBF多波束探测雷达信号处理算法的FPGA实现 | 第41-63页 |
| 4.1 FPGA设计总体方案 | 第41-42页 |
| 4.2 系统控制部分功能实现 | 第42-45页 |
| 4.2.1 ADS4449配置模块 | 第42-44页 |
| 4.2.2 二相编码收发模块 | 第44-45页 |
| 4.3 AD数据采集模块 | 第45-46页 |
| 4.4 数字正交解调模块 | 第46-49页 |
| 4.5 幅相校准模块 | 第49-51页 |
| 4.6 数字波束形成模块 | 第51-52页 |
| 4.7 脉冲压缩算法模块 | 第52-53页 |
| 4.8 MTD算法模块 | 第53-59页 |
| 4.9 SRIO接口通信模块 | 第59-62页 |
| 4.9.1 AXI总线接口协议 | 第59-60页 |
| 4.9.2 SRIO接口设计 | 第60-62页 |
| 4.10 本章小结 | 第62-63页 |
| 5 数字信号处理系统调试 | 第63-75页 |
| 5.1 数字信号处理系统调试平台介绍 | 第63-64页 |
| 5.2 接口通信子模块调试 | 第64-68页 |
| 5.3 信号处理子模块调试 | 第68-74页 |
| 5.3.1 AD数据采集模块 | 第68-70页 |
| 5.3.2 数字正交解调模块 | 第70-71页 |
| 5.3.3 幅相校准模块 | 第71-72页 |
| 5.3.4 脉冲压缩算法模块 | 第72-73页 |
| 5.3.5 MTD算法模块 | 第73-74页 |
| 5.4 本章小结 | 第74-75页 |
| 6 总结和展望 | 第75-76页 |
| 致谢 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 附录 | 第80页 |