| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-16页 |
| ·课题研究背景和意义 | 第10-12页 |
| ·数字通信与同步技术 | 第12-13页 |
| ·通信中同步技术的发展现状 | 第13-14页 |
| ·研究内容以及论文结构 | 第14-15页 |
| ·本章小结 | 第15-16页 |
| 第2章 同步算法研究 | 第16-36页 |
| ·基于循环前缀的定时同步和频偏估计 | 第16-19页 |
| ·ML 算法 | 第16-18页 |
| ·ML 算法的改进 | 第18-19页 |
| ·基于训练序列的定时同步和频偏估计 | 第19-24页 |
| ·schmidl&Cox 算法 | 第19-20页 |
| ·schmidl&Cox 算法中训练符号的结构 | 第20-21页 |
| ·schmidl&Cox 算法的定时同步 | 第21-22页 |
| ·schmidl&Cox 算法的频偏同步 | 第22-23页 |
| ·schmidl&Cox 算法的改进 | 第23-24页 |
| ·NGB-W 系统中时频同步算法 | 第24-35页 |
| ·利用 P1 序列进行定时粗同步、小数倍载波频偏粗估计 | 第25-30页 |
| ·利用连续导频进行小数倍载波频偏、定时同步的细估计 | 第30-33页 |
| ·CP 长度检测 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第3章 基于 NGB-W 系统的时频同步处理模块的 FPGA 实现 | 第36-70页 |
| ·时频同步处理模块的整体实现架构 | 第36页 |
| ·Control Panel 详细设计 | 第36-44页 |
| ·时序控制 | 第38-39页 |
| ·Interface Processing Module | 第39-42页 |
| ·Control Center | 第42-44页 |
| ·Data Panel 详细设计 | 第44-47页 |
| ·RAM 管理 | 第45-46页 |
| ·时域同步处理 | 第46-47页 |
| ·时域同步跟踪处理模块 | 第47-60页 |
| ·时频同步跟踪处理模块实现架构 | 第47-48页 |
| ·时频同步跟踪处理模块接口定义 | 第48-50页 |
| ·控制模块 | 第50-52页 |
| ·LUT 表 | 第52页 |
| ·延时单元 Z | 第52页 |
| ·时域相关处理模块 | 第52-54页 |
| ·时序处理 | 第54-57页 |
| ·相关结果处理器 | 第57页 |
| ·实时框架 | 第57-59页 |
| ·时序处理 | 第59-60页 |
| ·频域同步处理 | 第60-68页 |
| ·时域——频域转换中心处理时序 | 第60-61页 |
| ·频域同步处理模块 | 第61-65页 |
| ·P1 信令译码处理模块 | 第65-68页 |
| ·本章小结 | 第68-70页 |
| 第4章 NGB-W 系统时频同步算法的实现与仿真 | 第70-79页 |
| ·P1 信号检测及 P1 子载波分数倍频偏估计 | 第70-74页 |
| ·设计需求 | 第70页 |
| ·接口需求 | 第70-71页 |
| ·配置需求 | 第71页 |
| ·观测需求 | 第71-72页 |
| ·P1 信号结构特点和状态转移图 | 第72-73页 |
| ·模块仿真 | 第73-74页 |
| ·数据符号子载波整数倍载波频偏估计 | 第74-78页 |
| ·设计需求 | 第74-75页 |
| ·接口需求 | 第75页 |
| ·配置需求 | 第75-76页 |
| ·本模块结构框图、状态转换和仿真图 | 第76-77页 |
| ·模块仿真 | 第77-78页 |
| ·本章小结 | 第78-79页 |
| 第5章 总结与展望 | 第79-80页 |
| ·总结 | 第79页 |
| ·展望 | 第79-80页 |
| 参考文献 | 第80-84页 |
| 致谢 | 第84-86页 |
