多业务接入平台设备误码测试功能的设计与实现
| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-14页 |
| ·本课题研究的目的和意义 | 第10-12页 |
| ·本课题研究内容 | 第12-14页 |
| 第2章 误码测试系统的原理与总体方案设计 | 第14-21页 |
| ·误码测试系统的原理 | 第14-18页 |
| ·误码测试的原理 | 第14-15页 |
| ·伪随机序列的定义与特征 | 第15-16页 |
| ·M 序列发生器 | 第16-18页 |
| ·总体方案设计 | 第18-20页 |
| ·系统需求分析 | 第18-19页 |
| ·系统设计方案 | 第19-20页 |
| ·小结 | 第20-21页 |
| 第3章 系统硬件设计 | 第21-33页 |
| ·系统总体框架 | 第21-22页 |
| ·系统结构设计 | 第21-22页 |
| ·控制模块功能介绍 | 第22页 |
| ·FPGA 模块功能介绍 | 第22页 |
| ·系统主要芯片选型 | 第22-25页 |
| ·系统 CPU 的选型 | 第23-24页 |
| ·FPGA 逻辑芯片的选型 | 第24-25页 |
| ·电源电路设计 | 第25-27页 |
| ·时钟电路设计 | 第27-28页 |
| ·接口设计 | 第28-32页 |
| ·CPU 与 FPGA 之间的接口原理图 | 第28-29页 |
| ·JTAG 下载口原理 | 第29-31页 |
| ·AS 下载口原理 | 第31-32页 |
| ·小结 | 第32-33页 |
| 第4章 系统软件设计 | 第33-50页 |
| ·软件总体结构设计 | 第33-34页 |
| ·时钟模块设计 | 第34-38页 |
| ·时钟分频模块 | 第35-36页 |
| ·时钟提取模块 | 第36-38页 |
| ·测试序列发生模块设计 | 第38-41页 |
| ·序列产生和发送模块设计 | 第39-41页 |
| ·插入比特误码模块设计 | 第41页 |
| ·测试序列接收模块设计 | 第41-48页 |
| ·序列同步的研究 | 第42-43页 |
| ·序列同步功能的设计 | 第43-45页 |
| ·序列同步校核与保护的设计 | 第45-48页 |
| ·测试序列统计模块设计 | 第48页 |
| ·小结 | 第48-50页 |
| 第5章 网管软件设计 | 第50-60页 |
| ·网管设计的总体结构 | 第50页 |
| ·SNMP 协议介绍 | 第50-56页 |
| ·SNMP 基本操作 | 第52-53页 |
| ·抽象语法标记 | 第53-54页 |
| ·管理信息结构 | 第54-56页 |
| ·管理信息库 | 第56页 |
| ·网管节点设计 | 第56-57页 |
| ·单片机与上位机的通信协议 | 第57-59页 |
| ·小结 | 第59-60页 |
| 第6章 误码测试系统的测试结果 | 第60-63页 |
| ·测试环境的搭建 | 第60-61页 |
| ·测试过程及结果 | 第61-62页 |
| ·测试步骤 | 第61页 |
| ·测试结果 | 第61-62页 |
| ·小结 | 第62-63页 |
| 第7章 总结与展望 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67-68页 |
| 附录1 攻读硕士学位期间发表的论文 | 第68-69页 |
| 附录2 主要英文缩写语对照表 | 第69页 |
