| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-13页 |
| ·基于IEC61850数字化变电站 | 第10-11页 |
| ·研究电子式互感器合并单元的目的和意义 | 第11页 |
| ·国内外在电子式互感器合并单元方面的研究现状 | 第11-12页 |
| ·论文研究的主要内容 | 第12-13页 |
| 第2章 合并单元相关标准的研究 | 第13-19页 |
| ·合并单元相关标准的对比 | 第13-15页 |
| ·IEC61850-9.1标准对合并单元的规范 | 第15-17页 |
| ·基于IEC61850-9.1标准合并单元的设计要求及功能模型 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 合并单元的硬件电路 | 第19-32页 |
| ·合并单元的总体硬件方案 | 第19-20页 |
| ·合并单元硬件电路设计要求 | 第20-21页 |
| ·合并单元硬件电路的布局 | 第21-22页 |
| ·合并单元子卡的硬件电路 | 第22-25页 |
| ·光纤接收部分电路 | 第22-23页 |
| ·CPLD及其外围电路 | 第23-24页 |
| ·子卡总线驱动电路 | 第24页 |
| ·子卡电源电路 | 第24-25页 |
| ·合并单元主板的硬件电路 | 第25-31页 |
| ·主板总线驱动电路 | 第25-26页 |
| ·DSP与FLASH电路 | 第26-27页 |
| ·GPS模块电路 | 第27-28页 |
| ·保护开入开出电路 | 第28页 |
| ·DSP及其外围电路 | 第28-29页 |
| ·以太网及其外围电路 | 第29-31页 |
| ·主板电源电路 | 第31页 |
| ·本章小结 | 第31-32页 |
| 第4章 合并单元的软件方案 | 第32-50页 |
| ·合并单元软件功能 | 第32-49页 |
| ·合并单元软件功能方案 | 第32页 |
| ·曼彻斯特解码与串并转换 | 第32-34页 |
| ·重采样 | 第34-35页 |
| ·多路采样值同步 | 第35-38页 |
| ·站级同步 | 第38页 |
| ·数字积分 | 第38-42页 |
| ·相位补偿 | 第42-44页 |
| ·线路保护 | 第44-49页 |
| ·本章小结 | 第49-50页 |
| 第5章 合并单元部分测试实验 | 第50-55页 |
| ·实验平台的搭建 | 第50-51页 |
| ·高压侧与合并单元之间的数据通信测试 | 第51页 |
| ·CCS3.3还原合并单元内部采样值波形测试 | 第51-53页 |
| ·以太网发送报文测试 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读硕士学位期间发表的学术论文 | 第60-61页 |
| 致谢 | 第61-62页 |
| 附录1 通用数据集及状态字 | 第62-64页 |
| 附录2 合并单元硬件电路原理图 | 第64-72页 |