| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第一章 绪论 | 第10-15页 |
| ·模数转换器的现状及其发展方向 | 第10-12页 |
| ·流水线型 ADC 数字自校正技术的研究意义 | 第12-13页 |
| ·本文的主要工作 | 第13-14页 |
| ·论文结构安排 | 第14-15页 |
| 第二章 流水线型 ADC 的理论基础和误差分析 | 第15-31页 |
| ·ADC 基本理论知识 | 第15-25页 |
| ·ADC 基本的工作原理 | 第15-16页 |
| ·ADC 的主要性能参数 | 第16-21页 |
| ·各种 ADC 的结构 | 第21-25页 |
| ·流水线型 ADC 的结构与工作原理 | 第25-26页 |
| ·流水线型 ADC 误差 | 第26-30页 |
| ·本章总结 | 第30-31页 |
| 第三章 数字校正理论研究 | 第31-37页 |
| ·冗余位流水线型 ADC 数字校正 | 第31-35页 |
| ·数字自校正技术 | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 16 位 100MSPS 流水线 ADC 数字自校正技术行为级验证 | 第37-47页 |
| ·电容失配误差和数字自校正算法 | 第37-39页 |
| ·电容失配误差 | 第37-38页 |
| ·电容失配数字自校正算法 | 第38-39页 |
| ·16 位 100MSPS 流水线型 ADC 各级数字自校正算法 | 第39-44页 |
| ·改进的 3.5 位 MDAC | 第39-41页 |
| ·改进的 1.5 位 MDAC | 第41页 |
| ·各级的数字自校正算法 | 第41-44页 |
| ·数字自校正算法的行为级建模 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第五章 数字自校正算法的实现 | 第47-60页 |
| ·数字校正电路 RTL 级的实现与仿真 | 第47-52页 |
| ·数字自校正电路 RTL 级的实现 | 第47-49页 |
| ·数字自校正电路的仿真 | 第49-51页 |
| ·数字自校正电路 FPGA 验证 | 第51-52页 |
| ·电路综合 | 第52-53页 |
| ·形式验证 | 第53页 |
| ·自动布局布线 | 第53-55页 |
| ·布局 | 第53-54页 |
| ·时钟树 | 第54页 |
| ·布线 | 第54-55页 |
| ·静态时序分析 | 第55-56页 |
| ·数字自校正电路后仿 | 第56-57页 |
| ·数字部分和模拟部分混合仿真 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 第六章 结论与展望 | 第60-62页 |
| ·结论 | 第60-61页 |
| ·未来展望 | 第61-62页 |
| 致谢 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 在学期间取得的与学位论文相关的研究成果 | 第66-67页 |