2Gbps高速通信解调技术及其实现研究
| 摘要 | 第1-4页 |
| Abstract | 第4-9页 |
| 第1章 绪论 | 第9-23页 |
| ·研究背景及意义 | 第9-11页 |
| ·国内外研究现状及发展趋势 | 第11-18页 |
| ·国外研究现状 | 第11-16页 |
| ·国内研究现状 | 第16-17页 |
| ·高速调制解调技术发展趋势 | 第17-18页 |
| ·论文的研究目的、内容及主要贡献 | 第18-21页 |
| ·研究目的 | 第18页 |
| ·研究内容 | 第18-20页 |
| ·论文的主要贡献 | 第20-21页 |
| ·论文的组织结构 | 第21-23页 |
| 第2章 解调器基本结构与数学模型 | 第23-28页 |
| ·解调器的基本结构及方案选择 | 第23-25页 |
| ·解调器的数学模型 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第3章 高速解调器整体构架设计 | 第28-51页 |
| ·本章引论 | 第28页 |
| ·高速解调器指标及整体构架设计 | 第28-35页 |
| ·高速调制解调体制及指标设计 | 第28-31页 |
| ·高速解调器整体构架设计 | 第31-35页 |
| ·高速数据接口与数字下变频器的实现 | 第35-36页 |
| ·高速频域匹配滤波算法及实现 | 第36-49页 |
| ·最佳接收的匹配滤波器理论 | 第36-38页 |
| ·高速频域匹配滤波的设计 | 第38-40页 |
| ·频域匹配滤波的一些计算简化 | 第40-42页 |
| ·频域并行匹配滤波的实现 | 第42-49页 |
| ·本章小结 | 第49-51页 |
| 第4章 高速并行定时同步技术研究及实现 | 第51-69页 |
| ·本章引论 | 第51-52页 |
| ·定时同步方案设计 | 第52-55页 |
| ·定时误差估计算法及其实现研究 | 第55-60页 |
| ·定时误差估计算法研究 | 第55-58页 |
| ·定时误差估计算法的并行实现 | 第58-60页 |
| ·定时相位误差校正算法及其实现研究 | 第60-62页 |
| ·定时相位误差校正算法研究 | 第60-61页 |
| ·定时相位误差校正算法的并行实现 | 第61-62页 |
| ·定时频偏校正及其实现研究 | 第62-64页 |
| ·并行定时同步的仿真及实现验证 | 第64-68页 |
| ·本章小结 | 第68-69页 |
| 第5章 高速并行均衡技术研究及实现 | 第69-87页 |
| ·本章引论 | 第69页 |
| ·均衡器一般理论及算法选择 | 第69-73页 |
| ·并行自适应盲均衡算法及其实现研究 | 第73-83页 |
| ·并行自适应盲均衡算法研究 | 第73-78页 |
| ·并行自适应盲均衡算法的FPGA实现 | 第78-83页 |
| ·并行自适应盲均衡算法仿真及实现验证 | 第83-86页 |
| ·本章小结 | 第86-87页 |
| 第6章 高速并行载波同步技术研究及实现 | 第87-100页 |
| ·本章引论 | 第87-88页 |
| ·串行载波同步算法分析及改进 | 第88-94页 |
| ·常用载波同步算法分析及选择 | 第88-93页 |
| ·改进的载波同步算法 | 第93-94页 |
| ·并行载波同步算法研究及仿真 | 第94-96页 |
| ·并行载波同步算法的具体实现及验证 | 第96-99页 |
| ·本章小结 | 第99-100页 |
| 第7章 高速解调原理样机研制及实验 | 第100-112页 |
| ·本章引论 | 第100页 |
| ·高速解调样机硬件平台研制 | 第100-104页 |
| ·高速解调样机硬件模块性能测试 | 第104-106页 |
| ·电源模块性能测试 | 第104页 |
| ·时钟模块性能测试 | 第104-105页 |
| ·ADC模块性能测试 | 第105-106页 |
| ·高速解调样机性能测试及无线传输实验 | 第106-111页 |
| ·高速解调样机性能测试 | 第106-109页 |
| ·无线传输实验 | 第109-111页 |
| ·本章小结 | 第111-112页 |
| 第8章 总结与展望 | 第112-115页 |
| ·论文工作总结 | 第112-113页 |
| ·后继工作展望 | 第113-115页 |
| 参考文献 | 第115-121页 |
| 致谢 | 第121-123页 |
| 个人简历、在学期间发表的学术论文与研究成果 | 第123-124页 |
