FPGA全芯片ESD防护设计和优化
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·论文研究背景与意义 | 第8-9页 |
| ·ESD防护的发展动态 | 第9-10页 |
| ·本文的主要工作 | 第10-11页 |
| 第二章 ESD防护电路的基本概念 | 第11-31页 |
| ·ESD放电的模型和测试 | 第11-14页 |
| ·ESD放电的基本模型及工业标准 | 第11-13页 |
| ·ESD的测试 | 第13-14页 |
| ·ESD失效判定 | 第14页 |
| ·ESD常用器件 | 第14-19页 |
| ·电阻 | 第14-15页 |
| ·二极管 | 第15-16页 |
| ·BJT | 第16-17页 |
| ·MOSFET | 第17-18页 |
| ·可控硅整流器(SCR) | 第18-19页 |
| ·全芯片ESD防护理论 | 第19-30页 |
| ·全芯片ESD防护电路的基本概念 | 第19-22页 |
| ·全芯片ESD防护电路的构架 | 第22-26页 |
| ·多电源IC的全芯片ESD防护电路 | 第26-29页 |
| ·结论 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 FPGA的全芯片ESD防护设计 | 第31-61页 |
| ·FPGA的I/O接口 | 第31-32页 |
| ·POWER CLAMP的设计 | 第32-38页 |
| ·结构尺寸对GGNMOS的影响 | 第33-34页 |
| ·采用的特殊工艺 | 第34-37页 |
| ·Power Clamp的布局优化 | 第37-38页 |
| ·I/O接口的ESD防护电路设计 | 第38-48页 |
| ·用户I/O的ESD防护电路设计 | 第38-46页 |
| ·专用I/O的ESD防护电路设计 | 第46-48页 |
| ·多电源间的ESD防护设计 | 第48-55页 |
| ·电源轨之间的ESD防护结构 | 第48-49页 |
| ·二极管串的达林顿放大效应 | 第49-55页 |
| ·全芯片ESD防护架构 | 第55-59页 |
| ·本章小结 | 第59-61页 |
| 第四章 ESD版图的设计和优化 | 第61-66页 |
| ·ESD版图的设计和优化 | 第61-65页 |
| ·本章小结 | 第65-66页 |
| 第五章 总结 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 攻硕期间取得的研究成果 | 第71页 |
