| 摘要 | 第1-5页 |
| Abstract | 第5-15页 |
| 第一章 绪论 | 第15-18页 |
| ·研究背景及意义 | 第15-16页 |
| ·项目来源与主要任务 | 第16-17页 |
| ·内容及论文结构安排 | 第17-18页 |
| 第二章 超短波通信与调制解调技术 | 第18-38页 |
| ·引言 | 第18页 |
| ·超短波通信 | 第18-20页 |
| ·超短波通信特点 | 第18-19页 |
| ·超短波通信发展现状 | 第19页 |
| ·超短波通信发展趋势 | 第19-20页 |
| ·数字调制技术 | 第20-29页 |
| ·常用数字调制技术 | 第21-23页 |
| ·连续相位 FSK(CPFSK) | 第23-26页 |
| ·连续相位调制(CPM) | 第26-29页 |
| ·CPM 信号解调技术 | 第29-34页 |
| ·最大似然序列检测 | 第29-32页 |
| ·差分序列解调 | 第32页 |
| ·锁相环解调 | 第32-34页 |
| ·无线收发机 | 第34-37页 |
| ·超外差接收机 | 第34-35页 |
| ·零中频接收机 | 第35-36页 |
| ·数字中频解决方案 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第三章 4-CPM 调制解调 | 第38-54页 |
| ·引言 | 第38页 |
| ·4-CPM 调制 | 第38-43页 |
| ·数据映射 | 第38-39页 |
| ·基带成形滤波 | 第39-42页 |
| ·4-CPM 的频率调制 | 第42-43页 |
| ·4-CPM 解调 | 第43-50页 |
| ·带通滤波 | 第44-46页 |
| ·锁相环 | 第46-50页 |
| ·匹配滤波 | 第50页 |
| ·仿真结果分析 | 第50-53页 |
| ·本章小结 | 第53-54页 |
| 第四章 基于 FPGA 的 4-CPM 调制解调的实现 | 第54-77页 |
| ·引言 | 第54页 |
| ·FPGA 顶层设计 | 第54-56页 |
| ·开发流程及环境 | 第54-55页 |
| ·系统结构 | 第55-56页 |
| ·时钟及复位模块设计 | 第56-57页 |
| ·时钟模块设计 | 第56页 |
| ·复位模块设计 | 第56-57页 |
| ·4-CPM 调制模块的 FPGA 实现 | 第57-66页 |
| ·数据映射的实现 | 第58-59页 |
| ·成形滤波的实现 | 第59-60页 |
| ·频率调制的实现 | 第60-66页 |
| ·4-CPM 解调模块的 FPGA 实现 | 第66-76页 |
| ·数字中频的实现 | 第67-71页 |
| ·锁相环解调的实现 | 第71-76页 |
| ·匹配滤波的实现 | 第76页 |
| ·本章小结 | 第76-77页 |
| 第五章 测试结果与分析 | 第77-87页 |
| ·引言 | 第77页 |
| ·测试平台与指标 | 第77-80页 |
| ·硬件测试平台 | 第77-79页 |
| ·测试指标 | 第79-80页 |
| ·FPGA 相关接口测试 | 第80-84页 |
| ·高速 ADC 接口 | 第80-81页 |
| ·高速 DAC 接口 | 第81-83页 |
| ·GPMC 接口 | 第83-84页 |
| ·调制解调模块的测试 | 第84-86页 |
| ·调制模块的验证 | 第84-85页 |
| ·解调模块的验证 | 第85-86页 |
| ·本章小结 | 第86-87页 |
| 第六章 结束语 | 第87-89页 |
| ·本文总结及主要贡献 | 第87页 |
| ·下一步工作的建议及研究方向 | 第87-89页 |
| 致谢 | 第89-90页 |
| 参考文献 | 第90-92页 |
| 个人简历 | 第92-93页 |
| 攻读硕士学位期间的研究成果 | 第93-94页 |