基于FPGA的数字图像拼接器系统设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 引言 | 第10-13页 |
| ·数字图像拼接器的研究意义 | 第10-11页 |
| ·数字图像拼接器的发展与现状 | 第11页 |
| ·基于 FPGA 的数字图像拼接器的特点 | 第11-12页 |
| ·本文的主要研究内容和组织结构 | 第12-13页 |
| ·本文的主要研究内容 | 第12页 |
| ·本文的组织架构 | 第12-13页 |
| 第2章 系统总体方案设计 | 第13-19页 |
| ·硬件总体方案设计 | 第13-14页 |
| ·主要模块功能说明 | 第14-15页 |
| ·关键芯片选择 | 第15-16页 |
| ·FPGA 开发流程 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第3章 DVI 图像接口电路设计 | 第19-24页 |
| ·DVI 图像显示接口简介 | 第19-20页 |
| ·DVI 图像显示接口 | 第19页 |
| ·DVI 接口工作原理 | 第19-20页 |
| ·DVI 接口电路设计 | 第20-23页 |
| ·DVI 信号接收芯片-ADV7612 | 第20-21页 |
| ·DVI 接收硬件电路设计 | 第21-22页 |
| ·DVI 发送接口芯片-SIL9134 | 第22页 |
| ·DVI 发送硬件电路设计 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 第4章 基于 FPGA 的图像处理电路设计 | 第24-38页 |
| ·FPGA 内部总体逻辑设计 | 第24-26页 |
| ·DVI 输入卡 FPGA 内部逻辑设计 | 第24-25页 |
| ·DVI 输出卡 FPGA 内部逻辑设计 | 第25-26页 |
| ·基于 FPGA 的图像缓模块设计 | 第26-31页 |
| ·基于 FPGA 的图像缓存模块结构 | 第26页 |
| ·行缓存模块设计 | 第26-28页 |
| ·DDR2 SDRAM 控制模块设计 | 第28-31页 |
| ·图像输入预处理电路设计 | 第31-34页 |
| ·YUV 和 RGB 数据格式转换实现设计 | 第31-32页 |
| ·数字图像中值滤波设计 | 第32-34页 |
| ·图像串并转化模块设计 | 第34-37页 |
| ·串行收发器（SERDES）的结构 | 第34-36页 |
| ·图像串行传输（SERDES）的 FPGA 实现 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第5章 系统通信控制电路设计 | 第38-49页 |
| ·常用通信接口协议介绍 | 第38-41页 |
| ·RS232 通信协议 | 第38-39页 |
| ·RS485 通信协议 | 第39-40页 |
| ·网络通信协议 | 第40-41页 |
| ·控制系统总体框架及接口电路设计 | 第41-43页 |
| ·控制系统硬件总体框图 | 第41页 |
| ·RS232 通信控制接口电路设计 | 第41-42页 |
| ·网络通信接口电路设计 | 第42-43页 |
| ·RS485 总线控制模块电路设计 | 第43-46页 |
| ·RS485 总线扩展设计 | 第44页 |
| ·FPGA 串口扩展逻辑设计 | 第44-45页 |
| ·RS485 通信接口电路设计 | 第45-46页 |
| ·控制系统总线通信协议设计 | 第46-48页 |
| ·本章小结 | 第48-49页 |
| 第6章 数字图像交换系统设计 | 第49-55页 |
| ·数字交换硬件电路设计 | 第49-52页 |
| ·交换芯片选型 | 第49-50页 |
| ·数据交换卡电路设计 | 第50-52页 |
| ·交换控制程序设计 | 第52-54页 |
| ·交换控制连接口设计 | 第52-53页 |
| ·交换卡控制通信程序设计 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 总结 | 第55-57页 |
| 致谢 | 第57-58页 |
| 参考文献 | 第58-60页 |
| 攻读硕士学位期间取得的学术成果 | 第60-61页 |
| 授予硕士学位人员登记表 | 第61页 |
